5秒后页面跳转
捷配首页

Datasheet > 9DB306BFT
9DB306BFT PDF预览

9DB306BFT

更新时间： 2024-01-05 18:50:11
品牌 Logo 应用领域
艾迪悌 - IDT 驱动光电二极管逻辑集成电路
页数 文件大小 规格书
17页 461K
描述
PLL Based Clock Driver, 9DB Series, 6 True Output(s), 0 Inverted Output(s), PDSO28, 5.30 X 10.20 MM, 1.75 MM HEIGHT, MO-150, SSOP-28

阅读下载

获取价格

9DB306BFT 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：SSOP
包装说明：5.30 X 10.20 MM, 1.75 MM HEIGHT, MO-150, SSOP-28针数：28
Reach Compliance Code：not_compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.88
系列：9DB输入调节：DIFFERENTIAL
JESD-30 代码：R-PDSO-G28JESD-609代码：e0
长度：10.2 mm逻辑集成电路类型：PLL BASED CLOCK DRIVER
湿度敏感等级：1功能数量：1
反相输出次数：端子数量：28
实输出次数：6最高工作温度：70 °C
最低工作温度：封装主体材料：PLASTIC/EPOXY
封装代码：SSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, SHRINK PITCH峰值回流温度（摄氏度）：225
认证状态：Not QualifiedSame Edge Skew-Max（tskwd）：0.135 ns
座面最大高度：1.99 mm最大供电电压 (Vsup)：3.63 V
最小供电电压 (Vsup)：2.97 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn85Pb15)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：5.3 mm
Base Number Matches：1

9DB306BFT 数据手册

 浏览型号9DB306BFT的Datasheet PDF文件第1页浏览型号9DB306BFT的Datasheet PDF文件第3页浏览型号9DB306BFT的Datasheet PDF文件第4页浏览型号9DB306BFT的Datasheet PDF文件第5页浏览型号9DB306BFT的Datasheet PDF文件第6页浏览型号9DB306BFT的Datasheet PDF文件第7页 
ICS9DB306 Data Sheet  
PCI EXPRESS JITTER ATTENUATOR  
TABLE 1. PIN DESCRIPTIONS  
Number  
Name  
Type  
Description  
1, 14, 20  
VEE  
Power  
Negative supply pins.  
PCIEXT1,  
PCIEXC1  
PCIEXT2,  
PCIEXC2  
2, 3  
Output  
Differential output pairs. LVPECL interface levels.  
4, 5  
Output  
Power  
Differential output pairs. LVPECL interface levels.  
Core supply pins.  
6, 9, 15, 28  
VCC  
Output enable. When HIGH, forces true outputs (PCIEXTx) to go  
Pulldown LOW and the inverted outputs (PCIEXCx) to go HIGH. When LOW,  
outputs are enabled. LVCMOS/LVTTL interface levels.  
7, 8  
nOE0, nOE1  
Input  
PCIEXC3,  
PCIEXT3  
PCIEXC4,  
PCIEXT4  
PCIEXC5,  
PCIEXT5  
10, 11  
12, 13  
Output  
Output  
Output  
Differential output pairs. LVPECL interface levels.  
Differential output pairs. LVPECL interface levels.  
16, 17  
18  
Differential output pairs. LVPECL interface levels.  
FS1  
Pulldown Frequency select pin. LVCMOS/LVTTL interface levels.  
Bypass select pin. When HIGH, the PLL is in bypass mode, and the  
Pulldown  
19  
BYPASS  
Input  
device can function as a 1:6 buffer. LVCMOS/LVTTL interface levels.  
21  
22  
23  
VCCA  
PLL_BW  
CLK  
Power  
Input  
Input  
Analog supply pin. Requires 24Ω series resistor.  
Pullup  
Selects PLL Bandwidth input. LVCMOS/LVTTL interface levels.  
Pulldown Non-inverting differential clock input.  
Pullup/  
24  
25  
nCLK  
Input  
Input  
Inverting differential clock input. VCC/2 default when left floating.  
Pulldown  
FS0  
Pullup Frequency select pin. LVCMOS/LVTTL interface levels.  
PCIEXT0,  
PCIEXC0  
26, 27  
Output  
Differential output pairs. LVPECL interface levels.  
NOTE: Pullup and Pulldown refer to internal input resistors. See Table 2, Pin Characteristics, for typical values.  
TABLE 2. PIN CHARACTERISTICS  
Symbol  
CIN  
Parameter  
Test Conditions  
Minimum Typical  
Maximum Units  
Input Capacitance  
Input Pullup Resistor  
4
pF  
kΩ  
kΩ  
RPULLUP  
51  
51  
RPULLDOWN Input Pulldown Resistor  
TABLE 3A. RATIO OF OUTPUT FREQUENCY TO  
INPUT FREQUENCY FUNCTION TABLE, FS0  
TABLE 3B. RATIO OF OUTPUT FREQUENCY TO  
INPUT FREQUENCY FUNCTION TABLE, FS1  
Inputs  
Outputs  
PCIEX1  
5/4  
Inputs  
Outputs  
PCIEX4  
1
FS0  
0
PCIEX0  
PCIEX2  
FS1  
0
PCIEX3  
PCIEX5  
1
1
5/4  
1
1
1
1
1
1
5/4  
5/4  
5/4  
TABLE 3E. PLL BANDWIDTH  
FUNCTION TABLE  
TABLE 3F. PLL MODE  
FUNCTION TABLE  
TABLE 3C. OUTPUT ENABLE  
FUNCTION TABLE, nOE0  
TABLE 3D. OUTPUT ENABLE  
FUNCTION TABLE, nOE1  
Inputs  
Inputs  
Inputs  
Outputs  
PCIEX0:2  
Enabled  
Inputs  
Outputs  
PCIEX3:5  
Enabled  
Bandwidth  
PLL_BW  
PLL Mode  
BYPASS  
nOE0  
nOE1  
0
1
500kHz  
1MHz  
1
0
Disabled  
Enabled  
0
1
0
1
Disabled  
Disabled  
ICS9DB306BL REVISION C MARCH 14, 2012  
2
©2012 Integrated Device Technology, Inc.  
1234567...17

下载PDF

与9DB306BFT相关器件

型号 品牌 描述 获取价格 数据表
9DB306BL IDT PLL Based Clock Driver, 9DB Series, 6 True Output(s), 0 Inverted Output(s), PDSO28, 4.40 X

获取价格
9DB306BLT IDT PLL Based Clock Driver, 9DB Series, 6 True Output(s), 0 Inverted Output(s), PDSO28, 4.40 X

获取价格
9DB306LLF IDT Clock Driver

获取价格
9DB306LLFT IDT Clock Driver

获取价格
9DB401BGLF IDT TSSOP-28, Tube

获取价格
9DB401BGLFT IDT TSSOP-28, Reel

获取价格

与9DB306BFT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证