Datasheet > 74AUP1G885DC,125

74AUP1G885DC,125

更新时间： 2024-02-10 02:01:19

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
23页	283K
描述
74AUP1G885 - Low-power dual function gate SSOP 8-Pin

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1G885DC,125 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	SSOP	包装说明：	VSSOP, TSSOP8,.12,20
针数：	8	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.56
系列：	AUP/ULP/V	JESD-30 代码：	R-PDSO-G8
JESD-609代码：	e4	长度：	2.3 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	XOR GATE
最大I（ol）：	0.0017 A	湿度敏感等级：	1
功能数量：	2	输入次数：	3
端子数量：	8	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	VSSOP	封装等效代码：	TSSOP8,.12,20
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, VERY THIN PROFILE, SHRINK PITCH
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	260
电源：	1.2/3.3 V	Prop。Delay @ Nom-Sup：	23.7 ns
传播延迟（tpd）：	23.7 ns	认证状态：	Not Qualified
施密特触发器：	NO	座面最大高度：	1 mm
子类别：	Gates	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.8 V	标称供电电压 (Vsup)：	1.2 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	NICKEL PALLADIUM GOLD
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	2 mm	Base Number Matches：	1

74AUP1G885DC,125 数据手册

74AUP1G885

Low-power dual function gate

Rev. 9 — 31 January 2013

Product data sheet

1. General description

The 74AUP1G885 provides two functions in one device. The output state of the outputs

(1Y, 2Y) is determined by the inputs (A, B and C). The output 1Y provides the Boolean

function: 1Y = A  C. The output 2Y provides the Boolean function: 2Y = A  B + A  C.

Schmitt trigger action at all inputs makes the circuit tolerant to slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully specified for partial power-down applications using I_OFF. The I_OFF

circuitry disables the output, preventing a damaging backflow current through the device

when it is powered down.

2. Features and benefits

 Wide supply voltage range from 0.8 V to 3.6 V

 High noise immunity

 Complies with JEDEC standards:

 JESD8-12 (0.8 V to 1.3 V)

 JESD8-11 (0.9 V to 1.65 V)

 JESD8-7 (1.2 V to 1.95 V)

 JESD8-5 (1.8 V to 2.7 V)

 JESD8-B (2.7 V to 3.6 V)

 ESD protection:

 HBM JESD22-A114F Class 3A exceeds 5000 V

 MM JESD22-A115-A exceeds 200 V

 CDM JESD22-C101E exceeds 1000 V

 Low static power consumption; I_CC= 0.9 A (maximum)

 Latch-up performance exceeds 100 mA per JESD78 Class II

 Inputs accept voltages up to 3.6 V

 Low noise overshoot and undershoot < 10 % of V_CC

 I_OFFcircuitry provides partial Power-down mode operation

 Multiple package options

 Specified from 40 C to +85 C and 40 C to +125 C

12 3 4 5 6 7...23

下载PDF

与74AUP1G885DC,125相关器件

型号	品牌	描述	获取价格	数据表
74AUP1G885DC-G	NXP	IC AUP/ULP/V SERIES, DUAL 3-INPUT XOR GATE, PDSO8, 2.30 MM, GREEN, PLASTIC, MO-187, SOT-76	获取价格
74AUP1G885GD	NXP	Low-power dual function gate	获取价格
74AUP1G885GD,125	NXP	74AUP1G885 - Low-power dual function gate SON 8-Pin	获取价格
74AUP1G885GF,115	NXP	74AUP1G885 - Low-power dual function gate SON 8-Pin	获取价格
74AUP1G885GM	NXP	Low-power dual function gate	获取价格
74AUP1G885GM-G	NXP	IC,LOGIC GATE,3-IN DUAL-FUNC,CMOS,LLCC,8PIN,PLASTIC	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G885DC,125

74AUP1G885DC,125 技术参数

74AUP1G885DC,125 数据手册

与74AUP1G885DC,125相关器件

与74AUP1G885DC,125相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G885DC,125

74AUP1G885DC,125 技术参数

74AUP1G885DC,125 数据手册

与74AUP1G885DC,125相关器件

与74AUP1G885DC,125相关文章

您还可以找

您在本页遇到什么问题？