5秒后页面跳转

Datasheet > 74AC11086N

74AC11086N PDF预览

74AC11086N

更新时间： 2024-02-17 19:56:02

品牌	Logo	应用领域
国巨 - YAGEO		栅光电二极管逻辑集成电路石英晶振
页数	文件大小	规格书
5页	123K
描述
XOR Gate, AC Series, 4-Func, 2-Input, CMOS, PDIP16

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AC11086N 技术参数

生命周期：	Obsolete	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.65
Is Samacsys：	N	系列：	AC
JESD-30 代码：	R-PDIP-T16	逻辑集成电路类型：	XOR GATE
功能数量：	4	输入次数：	2
端子数量：	16	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装形状：	RECTANGULAR	封装形式：	IN-LINE
传播延迟（tpd）：	8.2 ns	认证状态：	Not Qualified
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	THROUGH-HOLE	端子位置：	DUAL
Base Number Matches：	1

74AC11086N 数据手册

浏览型号74AC11086N的Datasheet PDF文件第2页

浏览型号74AC11086N的Datasheet PDF文件第3页

浏览型号74AC11086N的Datasheet PDF文件第4页

浏览型号74AC11086N的Datasheet PDF文件第5页

12 3 4 5

下载PDF

与74AC11086N相关器件

型号	品牌	描述	获取价格	数据表
74AC11086NE4	TI	Quadruple 2-Input Exclusive-OR Gates 16-PDIP -40 to 85	获取价格
74AC11109	TI	DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET	获取价格
74AC11109D	TI	Dual J-K Positive-Edge-Triggered Flip-Flops With Clear and Preset 16-SOIC -40 to 85	获取价格
74AC11109DR	TI	Dual J-K Positive-Edge-Triggered Flip-Flops With Clear and Preset 16-SOIC -40 to 85	获取价格
74AC11109D-T	PHILIPS	J-K Flip-Flop, 2-Func, Positive Edge Triggered, CMOS, PDSO16	获取价格
74AC11112	TI	DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET	获取价格

与74AC11086N相关文章

您还可以找

热门产品

PCB打样/小批量

BOM智能配单

精选活动

PCBA打样特惠

四六层板品质升级

铝基板品质升级

一体化电子制造

服务支持

关于捷配

帮助中心

全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号

微信公众号

捷配网-微信公众号

抖音公众号

资质认证：

合作快递：

支付方式：

Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司

浙公网安备 33010502006866号浙ICP备10014259号-119 营业执照 ICP证