Datasheet > 7005S55GGB8

7005S55GGB8

更新时间： 2024-01-28 22:00:29

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
21页	358K
描述
Dual-Port SRAM, 8KX8, 55ns, CMOS, CPGA68, 1.180 X 1.180 INCH, 0.160 INCH HEIGHT, GREEN, CERAMIC, PGA-68

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

7005S55GGB8 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	PGA,	Reach Compliance Code：	compliant
风险等级：	5.04	最长访问时间：	55 ns
JESD-30 代码：	S-CPGA-P68	内存密度：	65536 bit
内存集成电路类型：	DUAL-PORT SRAM	内存宽度：	8
功能数量：	1	端子数量：	68
字数：	8192 words	字数代码：	8000
工作模式：	ASYNCHRONOUS	最高工作温度：	125 °C
最低工作温度：	-55 °C	组织：	8KX8
封装主体材料：	CERAMIC, METAL-SEALED COFIRED	封装代码：	PGA
封装形状：	SQUARE	封装形式：	GRID ARRAY
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	260
认证状态：	Not Qualified	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	MILITARY	端子形式：	PIN/PEG
端子位置：	PERPENDICULAR	处于峰值回流温度下的最长时间：	30
Base Number Matches：	1

7005S55GGB8 数据手册

HIGH-SPEED

IDT7005S/L

8K x 8 DUAL-PORT

STATIC RAM

◆

M/S = H for BUSY output flag on Master,

M/S = L for BUSY input on Slave

Interrupt Flag

On-chip port arbitration logic

Full on-chip hardware support of semaphore signaling

between ports

Fully asynchronous operation from either port

Devices are capable of withstanding greater than 2001V

electrostatic discharge

Battery backup operation—2V data retention

TTL-compatible, single 5V (±10%) power supply

Available in 68-pin PGA, quad flatpack, PLCC, and a 64-pin

thin quad flatpack

Industrial temperature range (-40°C to +85°C) is available

for selected speeds

Green parts available, see ordering information

Features

◆

True Dual-Ported memory cells which allow simultaneous

◆

reads of the same memory location

High-speed access

◆

– Military:20/25/35/55/70ns(max.)

– Industrial: 35/55ns(max.)

◆

– Commercial:15/17/20/25/35/55ns(max.)

Low-power operation

◆

– IDT7005S

◆

Active:750mW(typ.)

Standby: 5mW (typ.)

– IDT7005L

Active:700mW(typ.)

Standby: 1mW (typ.)

IDT7005 easily expands data bus width to 16 bits or more

◆

using the Master/Slave select when cascading more than

one device

FunctionalBlockDiagram

CER

R/W

R/WR

I/O0L- I/O7L

I/O0R-I/O7R

I/O

Control

BUSY ^(1,2)

(1,2)

BUSY

12R

12L

Address

Decoder

MEMORY

ARRAY

Address

Decoder

ARBITRATION

INTERRUPT

SEMAPHORE

LOGIC

R/W

SEM

INTL

M/S

(2)

INTR

2738 drw 01

NOTES:

1. (MASTER): BUSY is output; (SLAVE): BUSY is input.

2. BUSY outputs and INT outputs are non-tri-stated push-pull.

SEPTEMBER 2012

DSC 2738/17

12 3 4 5 6 7...21

下载PDF

与7005S55GGB8相关器件

型号	品牌	描述	获取价格	数据表
7005S55GGI	IDT	Dual-Port SRAM, 8KX8, 55ns, CMOS, CPGA68, 1.180 X 1.180 INCH, 0.160 INCH HEIGHT, GREEN, CE	获取价格
7005S55GGI8	IDT	Dual-Port SRAM, 8KX8, 55ns, CMOS, CPGA68, 1.180 X 1.180 INCH, 0.160 INCH HEIGHT, GREEN, CE	获取价格
7005S55GI	IDT	Multi-Port SRAM, 8KX8, 55ns, CMOS, CPGA68	获取价格
7005S55JB	IDT	Application Specific SRAM, 8KX8, 55ns, CMOS, PQCC68	获取价格
7005S55JG	IDT	Dual-Port SRAM, 8KX8, 55ns, CMOS, PQCC68, 0.950 X 0.950 INCH, 0.120 INCH HEIGHT, GREEN, PL	获取价格
7005S55JG8	IDT	Dual-Port SRAM, 8KX8, 55ns, CMOS, PQCC68, 0.950 X 0.950 INCH, 0.120 INCH HEIGHT, GREEN, PL	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

7005S55GGB8

7005S55GGB8 技术参数

7005S55GGB8 数据手册

与7005S55GGB8相关器件

与7005S55GGB8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

7005S55GGB8

7005S55GGB8 技术参数

7005S55GGB8 数据手册

与7005S55GGB8相关器件

与7005S55GGB8相关文章

您还可以找

您在本页遇到什么问题？