5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> 5962-9322001QSA
5962-9322001QSA PDF预览

5962-9322001QSA

更新时间： 2024-02-19 19:39:14
品牌 Logo 应用领域
德州仪器 - TI 总线驱动器总线收发器触发器逻辑集成电路输出元件信息通信管理
页数 文件大小 规格书
20页 761K
描述
OCTAL EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH 3-STATE OUTPUTS

阅读下载

获取价格

5962-9322001QSA 技术参数

生命周期：Active零件包装代码：DFP
包装说明：CERAMIC, DFP-20针数：20
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.39Is Samacsys：N
其他特性：BROADSIDE VERSION OF 374系列：ABT
JESD-30 代码：R-GDFP-F20逻辑集成电路类型：BUS DRIVER
位数：8功能数量：1
端口数量：2端子数量：20
最高工作温度：125 °C最低工作温度：-55 °C
输出特性：3-STATE输出极性：TRUE
封装主体材料：CERAMIC, GLASS-SEALED封装代码：DFP
封装形状：RECTANGULAR封装形式：FLATPACK
传播延迟（tpd）：7.4 ns认证状态：Qualified
筛选级别：MIL-PRF-38535 Class Q座面最大高度：2.286 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：BICMOS温度等级：MILITARY
端子形式：FLAT端子节距：1.27 mm
端子位置：DUAL宽度：6.731 mm
Base Number Matches：1

5962-9322001QSA 数据手册

 浏览型号5962-9322001QSA的Datasheet PDF文件第3页浏览型号5962-9322001QSA的Datasheet PDF文件第4页浏览型号5962-9322001QSA的Datasheet PDF文件第5页浏览型号5962-9322001QSA的Datasheet PDF文件第7页浏览型号5962-9322001QSA的Datasheet PDF文件第8页浏览型号5962-9322001QSA的Datasheet PDF文件第9页 
ꢀ ꢁꢂ ꢃꢄ ꢅ ꢆ ꢂꢇ ꢃꢈ ꢀꢁꢇ ꢃ ꢄꢅ ꢆꢂ ꢇ ꢃ ꢄ  
ꢉꢊ ꢆꢄ ꢋ ꢌꢍ ꢎꢌꢏ ꢆꢐ ꢑꢎ ꢎꢌ ꢐꢌ ꢍ ꢍꢏꢆ ꢒ ꢓꢌ ꢔꢋ ꢑ ꢓꢏꢔ ꢋ ꢉ ꢓꢀ  
ꢕꢑ ꢆ ꢖ ꢗ ꢏꢀꢆꢄꢆ ꢌ ꢉꢘꢆ ꢓ ꢘꢆꢀ  
SCBS191F − JANUARY 1991 − REVISED SEPTEMBER 2003  
PARAMETER MEASUREMENT INFORMATION  
7 V  
TEST  
S1  
Open  
S1  
500 Ω  
From Output  
Under Test  
t
/t  
PLH PHL  
Open  
7 V  
GND  
t
/t  
PLZ PZL  
C
= 50 pF  
t
/t  
Open  
L
PHZ PZH  
500 Ω  
(see Note A)  
3 V  
0 V  
LOAD CIRCUIT  
Timing Input  
Data Input  
1.5 V  
t
w
t
t
h
su  
3 V  
0 V  
3 V  
0 V  
Input  
1.5 V  
1.5 V  
1.5 V  
1.5 V  
VOLTAGE WAVEFORMS  
PULSE DURATION  
VOLTAGE WAVEFORMS  
SETUP AND HOLD TIMES  
3 V  
0 V  
3 V  
0 V  
Output  
Control  
1.5 V  
1.5 V  
1.5 V  
1.5 V  
Input  
t
t
t
t
t
PZL  
PLZ  
PLH  
PHL  
PHL  
Output  
Waveform 1  
S1 at 7 V  
3.5 V  
V
V
OH  
1.5 V  
1.5 V  
1.5 V  
1.5 V  
Output  
V
V
+ 0.3 V  
PHZ  
OL  
V
OL  
OL  
(see Note B)  
t
t
PZH  
t
PLH  
Output  
Waveform 2  
S1 at Open  
(see Note B)  
V
OH  
V
V
OH  
− 0.3 V  
OH  
1.5 V  
1.5 V  
Output  
≈0 V  
OL  
VOLTAGE WAVEFORMS  
PROPAGATION DELAY TIMES  
INVERTING AND NONINVERTING OUTPUTS  
VOLTAGE WAVEFORMS  
ENABLE AND DISABLE TIMES  
LOW- AND HIGH-LEVEL ENABLING  
NOTES: A. includes probe and jig capacitance.  
C
L
B. Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control.  
Waveform 2 is for an output with internal conditions such that the output is high except when disabled by the output control.  
C. All input pulses are supplied by generators having the following characteristics: PRR ≤ 10 MHz, Z = 50 Ω, t ≤ 2.5 ns, t ≤ 2.5 ns.  
O
r
f
D. The outputs are measured one at a time with one transition per measurement.  
E. All parameters and waveforms are not applicable to all devices.  
Figure 1. Load Circuit and Voltage Waveforms  
6
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1...3456789...20

下载PDF

与5962-9322001QSA相关器件

型号 品牌 描述 获取价格 数据表
5962-9322001QSX ETC Octal D-Type Flip-Flop

获取价格
5962-9322101MXA ACTEL Field Programmable Gate Array, 684 CLBs, 8000 Gates, 54MHz, CMOS, CPGA132, CERAMIC, PGA-13

获取价格
5962-9322101MXC ACTEL Field Programmable Gate Array, 684 CLBs, 4000 Gates, 54MHz, CMOS, CPGA132, CERAMIC, PGA-13

获取价格
5962-9322101MXX ETC Field Programmable Gate Array (FPGA)

获取价格
5962-9322102MXX ACTEL Field Programmable Gate Array, 684 CLBs, 8000 Gates, 63MHz, CMOS, CPGA132, CERAMIC, PGA-13

获取价格
5962-9322201MEA ADI Monolithic Synchronous Voltage-to-Frequency Converter

获取价格

与5962-9322001QSA相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证