5秒后页面跳转
捷配首页

Datasheet > 5962-8959819MUA
5962-8959819MUA PDF预览

5962-8959819MUA

更新时间： 2024-01-12 17:54:54
品牌 Logo 应用领域
MICROSS 静态存储器内存集成电路
页数 文件大小 规格书
17页 212K
描述
Standard SRAM, 128KX8, 35ns, CMOS, CDSO32, CERAMIC, LCC-32

阅读下载

获取价格

5962-8959819MUA 技术参数

生命周期：Transferred包装说明：CERAMIC, LCC-32
Reach Compliance Code：unknown风险等级：5.63
最长访问时间：35 nsJESD-30 代码：R-CDSO-N32
JESD-609代码：e0长度：20.828 mm
内存密度：1048576 bit内存集成电路类型：STANDARD SRAM
内存宽度：8功能数量：1
端口数量：1端子数量：32
字数：131072 words字数代码：128000
工作模式：ASYNCHRONOUS最高工作温度：125 °C
最低工作温度：-55 °C组织：128KX8
输出特性：3-STATE可输出：YES
封装主体材料：CERAMIC, METAL-SEALED COFIRED封装代码：SON
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
并行/串行：PARALLEL认证状态：Not Qualified
筛选级别：MIL-STD-883座面最大高度：2.4384 mm
最小待机电流：2 V最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：MILITARY端子面层：TIN LEAD
端子形式：NO LEAD端子节距：1.27 mm
端子位置：DUAL宽度：10.16 mm
Base Number Matches：1

5962-8959819MUA 数据手册

 浏览型号5962-8959819MUA的Datasheet PDF文件第2页浏览型号5962-8959819MUA的Datasheet PDF文件第3页浏览型号5962-8959819MUA的Datasheet PDF文件第4页浏览型号5962-8959819MUA的Datasheet PDF文件第5页浏览型号5962-8959819MUA的Datasheet PDF文件第6页浏览型号5962-8959819MUA的Datasheet PDF文件第7页 
SRAM  
MT5C1008  
128K x 8 SRAM  
WITH DUAL CHIP ENABLE  
PIN ASSIGNMENT  
(Top View)  
AVAILABLE AS MILITARY  
SPECIFICATIONS  
•SMD 5962-89598  
•MIL-STD-883  
32-Pin DIP (C, CW)  
32-Pin CSOJ (SOJ)  
32-Pin LCC (EC)  
32-Pin SOJ (DCJ)  
VCC  
NC  
A16  
A14  
A12  
A7  
A6  
A5  
A4  
A3  
A2 10  
A1 11  
A0 12  
DQ1 13  
DQ2 14  
DQ3 15  
1
2
3
4
5
6
7
8
9
32  
VCC  
NC  
A16  
A14  
A12  
A7  
A6  
A5  
A4  
A3  
A2  
A1  
A0  
DQ1  
DQ2  
DQ3  
VSS  
1
2
3
4
5
6
7
8
32  
31  
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
31 A15  
30 CE2  
29 WE\  
28 A13  
27 A8  
A15  
CE2  
WE\  
A13  
A8  
FEATURES  
• High Speed: 12, 15, 20, 25, 35, 45, 55 and 70 ns  
• Battery Backup: 2V data retention  
• Low power standby  
• High-performance, low-power CMOS process  
• Single +5V (+10%) Power Supply  
• Easy memory expansion with CE1\, CE2, and OE\  
options.  
• All inputs and outputs are TTL compatible  
• Micross Components uses die type Cy7C109B from  
Cypress -6-T SRAM cell design  
A9  
26 A9  
A11  
OE\  
A10  
CE\  
DQ8  
DQ7  
DQ6  
DQ5  
DQ4  
25 A11  
24 OE\  
23 A10  
22 CE\  
21 DQ8  
20 DQ7  
19 DQ6  
18 DQ5  
17 DQ4  
9
10  
11  
12  
13  
14  
15  
16  
VSS  
16  
32-Pin LCC (ECA)  
32-Pin Flat Pack (F)  
4
3 2 1 32 31 30  
NC  
A16  
A14  
A12  
A7  
A6  
A5  
A4  
A3  
A2 10  
A1 11  
A0 12  
DQ1 13  
DQ2 14  
DQ3 15  
VSS 16  
1
2
3
4
5
6
7
8
9
32 VCC  
31 A15  
30 CE2  
29 WE\  
28 A13  
27 A8  
5
6
7
8
9
10  
11  
12  
13  
A7  
A6  
A5  
A4  
A3  
A2  
A1  
A0  
DQ1  
29  
28  
27  
26  
25  
24  
23  
22  
21  
WE  
\
A13  
A8  
A9  
26 A9  
25 A11  
24 OE\  
23 A10  
22 CE\  
21 DQ8  
20 DQ7  
19 DQ6  
18 DQ5  
17 DQ4  
A11  
OPTIONS  
• Timing  
MARKING  
OE  
\
A10  
CE1  
DQ8  
\
12ns access  
15ns access  
20ns access  
25ns access  
35ns access  
45ns access  
55ns access  
70ns access  
-12 (contact factory)  
-15  
-20  
-25  
-35  
-45  
-55*  
-70*  
14 15 16 17 18 19 20  
GENERAL DESCRIPTION  
The MT5C1008 SRAM employs high-speed, low  
power CMOS designs using a four-transistor memory cell, and  
are fabricated using double-layer metal, double-layer polysili-  
con technology.  
For design flexibility in high-speed memory appli-  
cations, this device offers dual chip enables (CE1\, CE2) and  
output enable (OE\). These control pins can place the outputs  
in High-Z for additional flexibility in system design. All de-  
vices operate from a single +5V power supply and all inputs  
and outputs are fully TTL compatible.  
Writing to these devices is accomplished when write  
enable (WE\) and CE1\ inputs are both LOW and CE2 is HIGH.  
Reading is accomplished when WE\ and CE2 remain HIGH  
and CE1\ and OE\ go LOW. The devices offer a reduced  
power standby mode when disabled, allowing system designs  
to achieve low standby power requirements.  
• Package(s)•  
Ceramic DIP (400 mil)  
Ceramic DIP (600 mil)  
Ceramic LCC  
Ceramic LCC  
Ceramic Flatpack  
Ceramic SOJ  
C
No. 111  
No. 112  
No. 207  
No. 208  
No. 303  
No. 501  
No. 507  
CW  
EC  
ECA  
F
DCJ  
SOJ  
Ceramic SOJ  
• 2V data retention/low power  
L
*Electrical characteristics identical to those provided for the 45ns  
access devices.  
The “L” version offers a 2V data retention mode,  
reducing current consumption to 1mA maximum.  
For more products and information  
please visit our web site at  
www.micross.com  
Micross Components reserves the right to change products or specifications without notice.  
MT5C1008  
Rev. 6.8 01/10  
1
1234567...17

下载PDF

与5962-8959819MUA相关器件

型号 品牌 描述 获取价格 数据表
5962-8959819MUX ETC x8 SRAM

获取价格
5962-8959819MXA ETC x8 SRAM

获取价格
5962-8959819MXX ETC x8 SRAM

获取价格
5962-8959819MYA ETC x8 SRAM

获取价格
5962-8959819MYX ETC x8 SRAM

获取价格
5962-8959819MZA ETC x8 SRAM

获取价格

与5962-8959819MUA相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证