Datasheet > 5962-8946804YA

5962-8946804YA

更新时间： 2024-02-08 07:01:41

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟输入元件可编程逻辑
页数	文件大小	规格书
17页	619K
描述
UV PLD, 43ns, 128-Cell, CMOS, CQCC68, CERAMIC, LCC-68

阅读下载

获取价格

如果您发现信息不准确，欢迎纠错

5962-8946804YA 技术参数

生命周期：	Active	Reach Compliance Code：	compliant
ECCN代码：	3A001.A.2.C	HTS代码：	8542.39.00.01
风险等级：	5.59	其他特性：	LABS INTERCONNECTED BY PIA; 8 LABS; 128 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK
最大时钟频率：	40 MHz	系统内可编程：	NO
JESD-30 代码：	S-CQCC-J68	JESD-609代码：	e0
JTAG BST：	NO	长度：	24.13 mm
专用输入次数：	7	I/O 线路数量：	52
宏单元数：	128	端子数量：	68
最高工作温度：	125 °C	最低工作温度：	-55 °C
组织：	7 DEDICATED INPUTS, 52 I/O	输出函数：	MACROCELL
封装主体材料：	CERAMIC, METAL-SEALED COFIRED	封装代码：	WQCCJ
封装等效代码：	LDCC68,1.0SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER, WINDOW	电源：	5 V
可编程逻辑类型：	UV PLD	传播延迟：	42 ns
认证状态：	Qualified	筛选级别：	38535Q/M;38534H;883B
座面最大高度：	5.08 mm	子类别：	Programmable Logic Devices
最大供电电压：	5.5 V	最小供电电压：	4.5 V
标称供电电压：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	MILITARY
端子面层：	TIN LEAD	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
宽度：	24.13 mm	Base Number Matches：	1

12 3 4 5 6 7...17

下载PDF

型号	品牌	描述	获取价格	数据表
5962-8946804ZA	ETC	UV-Erasable/OTP Complex PLD	获取价格
5962-8946805XC	ETC	UV-Erasable/OTP Complex PLD	获取价格
5962-8946805YA	ETC	UV-Erasable/OTP Complex PLD	获取价格
5962-8946901XX	ETC	UV-Erasable/OTP Complex PLD	获取价格
5962-8946901YC	ALTERA	UV PLD, 55ns, CMOS, CPGA68, WINDOWED, CERAMIC, PGA-68	获取价格
5962-8946901YX	ETC	UV-Erasable/OTP Complex PLD	获取价格