Datasheet > 5962-8863701LA

5962-8863701LA

更新时间： 2024-01-18 14:54:36

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

5962-8863701LA 技术参数

是否Rohs认证：	不符合	生命周期：	Active
Reach Compliance Code：	unknown	ECCN代码：	3A001.A.2.C
HTS代码：	8542.39.00.01	风险等级：	5.61
其他特性：	10 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK	架构：	PAL-TYPE
最大时钟频率：	16.6 MHz	JESD-30 代码：	R-GDIP-T24
JESD-609代码：	e0	长度：	31.877 mm
专用输入次数：	10	I/O 线路数量：	10
输入次数：	22	输出次数：	10
产品条款数：	90	端子数量：	24
最高工作温度：	125 °C	最低工作温度：	-55 °C
组织：	10 DEDICATED INPUTS, 10 I/O	输出函数：	MACROCELL
封装主体材料：	CERAMIC, GLASS-SEALED	封装代码：	DIP
封装等效代码：	DIP24,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	电源：	5 V
可编程逻辑类型：	OT PLD	传播延迟：	40 ns
认证状态：	Qualified	筛选级别：	38535Q/M;38534H;883B
座面最大高度：	5.08 mm	子类别：	Programmable Logic Devices
最大供电电压：	5.5 V	最小供电电压：	4.5 V
标称供电电压：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	MILITARY
端子面层：	Tin/Lead (Sn/Pb) - hot dipped	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
宽度：	7.62 mm	Base Number Matches：	1

1...8 9 101112 13

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
5962-8863701LX	WEDC	获取价格	OT PLD, 40ns, CMOS, CDIP24, 0.300 INCH, CERDIP-24
5962-88637023A	ETC	获取价格	UV-Erasable/OTP PLD
5962-8863702KA	ETC	获取价格	UV-Erasable/OTP PLD
5962-8863702LA	ETC	获取价格	UV-Erasable/OTP PLD
5962-8863801XC	XILINX	获取价格	Field Programmable Gate Array, CMOS, CPGA84, CERAMIC, PGA-84
5962-8863802MXC	XILINX	获取价格	Field Programmable Gate Array, CPGA84, CERAMIC, PGA-84
5962-8863802XC	XILINX	获取价格	Field Programmable Gate Array, 100 CLBs, 1800 Gates, 33MHz, CMOS, CPGA84, CERAMIC, PGA-84
5962-8863802XX	ETC	获取价格	Field Programmable Gate Array (FPGA)
5962-8863803MXC	XILINX	获取价格	Field Programmable Gate Array, CPGA84, CERAMIC, PGA-84
5962-8863803XC	XILINX	获取价格	Field Programmable Gate Array, 100 CLBs, 1800 Gates, 50MHz, CMOS, CPGA84, CERAMIC, PGA-84