Datasheet > 54ACT175DMQB

54ACT175DMQB

更新时间： 2024-02-05 15:18:20

品牌	Logo	应用领域
德州仪器 - TI		输出元件
页数	文件大小	规格书
12页	207K
描述
ACT SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16, CERAMIC, DIP-16

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

54ACT175DMQB 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	DIP, DIP16,.3	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.32
Is Samacsys：	N	系列：	ACT
JESD-30 代码：	R-GDIP-T16	JESD-609代码：	e0
长度：	19.43 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	D FLIP-FLOP	最大频率@ Nom-Sup：	95000000 Hz
最大I（ol）：	0.024 A	位数：	4
功能数量：	1	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-55 °C
输出极性：	COMPLEMENTARY	封装主体材料：	CERAMIC, GLASS-SEALED
封装代码：	DIP	封装等效代码：	DIP16,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
传播延迟（tpd）：	12.5 ns	认证状态：	Not Qualified
筛选级别：	MIL-STD-883 Class B	座面最大高度：	5.08 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	MILITARY	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	POSITIVE EDGE	宽度：	7.62 mm
最小 fmax：	95 MHz	Base Number Matches：	1

54ACT175DMQB 数据手册

August 1998

54AC175 • 54ACT175

Quad D Flip-Flop

n Buffered positive edge-triggered clock

n Asynchronous common reset

n True and complement output

n Outputs source/sink 24 mA

n ’ACT175 has TTL-compatible inputs

n Standard Microcircuit Drawing (SMD)

— ’AC175: 5962-89552

General Description

The ’AC/’ACT175 is a high-speed quad D flip-flop. The de-

vice is useful for general flip-flop requirements where clock

and clear inputs are common. The information on the D in-

puts is stored during the LOW-to-HIGH clock transition. Both

true and complemented outputs of each flip-flop are pro-

vided. A Master Reset input resets all flip-flops, independent

of the Clock or D inputs, when LOW.

— ’ACT175: 5962-89693

Features

n Edge-triggered D-type inputs

Logic Symbols

Connection Diagrams

Pin Assignment

for DIP and Flatpak

DS100278-1

IEEE/IEC

DS100278-3

Pin Assignment for LCC

DS100278-2

DS100278-4

Pin Names

D₀–D₃

Description

Data Inputs

Clock Pulse Input

Master Reset Input

True Outputs

Q₀–Q₃

Complement Outputs

FACT^®is a registered trademark of Fairchild Semiconductor Corporation.

DS100278

www.national.com

12 3 4 5 6 7...12

下载PDF

与54ACT175DMQB相关器件

型号	品牌	描述	获取价格	数据表
54ACT175DMQB-RH	NSC	暂无描述	获取价格
54ACT175E-QMLV	ETC	Quad D-Type Flip-Flop	获取价格
54ACT175F	NSC	Quad D Flip-Flop	获取价格
54ACT175FM	FAIRCHILD	D Flip-Flop, ACT Series, 1-Func, Positive Edge Triggered, 4-Bit, Complementary Output, CMO	获取价格
54ACT175FMQB	TI	ACT SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CDFP16, CERAMIC, FP	获取价格
54ACT175FMQB-RH	TI	ACT SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CDFP16, CERAMIC, FP	获取价格