54ABT16500

更新时间： 2024-01-20 06:43:24

品牌	Logo	应用领域
美国国家半导体 - NSC		总线收发器
页数	文件大小	规格书
8页	116K
描述
18-Bit Universal Bus Transceivers with TRI-STATE Outputs

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

54ABT16500 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	DFP, FL56,.4,25	Reach Compliance Code：	unknown
ECCN代码：	3A001.A.2.C	HTS代码：	8542.39.00.01
风险等级：	5.55	其他特性：	WITH INDEPENDENT OUTPUT ENABLE FOR EACH DIRECTION
控制类型：	INDEPENDENT CONTROL	计数方向：	BIDIRECTIONAL
系列：	ABT	JESD-30 代码：	R-GDFP-F56
JESD-609代码：	e0	逻辑集成电路类型：	REGISTERED BUS TRANSCEIVER
最大I（ol）：	0.048 A	位数：	18
功能数量：	1	端口数量：	2
端子数量：	56	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	CERAMIC, GLASS-SEALED
封装代码：	DFP	封装等效代码：	FL56,.4,25
封装形状：	RECTANGULAR	封装形式：	FLATPACK
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
Prop。Delay @ Nom-Sup：	7 ns	传播延迟（tpd）：	8 ns
认证状态：	Not Qualified	筛选级别：	38535Q/M;38534H;883B
座面最大高度：	2.54 mm	子类别：	Bus Driver/Transceivers
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	BICMOS	温度等级：	MILITARY
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	FLAT
端子节距：	0.64 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	翻译：	N/A
触发器类型：	NEGATIVE EDGE	宽度：	9.65 mm
Base Number Matches：	1

54ABT16500 数据手册

July 1998

54ABT16500

18-Bit Universal Bus Transceivers with TRI-STATE^®

Outputs

To ensure the high-impedance state during power up or

power down, OE should be tied to GND through a pulldown

resistor; the minimum value of the resistor is determined by

the current-sourcing capability of the driver.

General Description

These 18-bit universal bus transceivers combine D-type

latches and D-type flip-flops to allow data flow in transparent,

latched, and clocked modes.

Data flow in each direction is controlled by output-enable

(OEAB and OEBA), latch-enable (LEAB and LEBA), and

clock (CLKAB and CLKBA) inputs. For A-to-B data flow, the

device operates in the transparent mode when LEAB is high.

When LEAB is low, the A data is latched if CLKAB is held at

a high or low logic level. If LEAB is low, the A bus data is

stored in the latch/flip-flop on the high-to-low transition of

CLKAB. Output-enable OEAB is active-high. When OEAB is

high, the outputs are active. When OEAB is low, the outputs

are in the high-impedance state.

Features

n Combines D-Type latches and D-Type flip-flops for

operation in transparent, latched, or clocked mode

n Flow-through architecture optimizes PCB layout

n Guaranteed latch-up protection

n High impedance glitch free bus loading during entire

power up and power down cycle

n Non-destructive hot insertion capability

n Standard Microcircuit Drawing (SMD) 5962-9687001

Data flow for B to A is similar to that of A to B but uses OEBA,

LEBA, and CLKBA. The output enables are complementary

(OEAB is active high and OEBA is active low).

Ordering Code

Military

Package

Number

Package Description

54ABT16500W-QML

WA56A

56-Lead Cerpack

TRI-STATE^®is a registered trademark of National Semiconductor Corporation.

DS100225

www.national.com

PrintDate=1998/07/14 PrintTime=11:08:55 43605 ds100225 Rev. No. 1 cmserv Proof

12 3 4 5 6 7 8

下载PDF

与54ABT16500相关器件

型号	品牌	描述	获取价格	数据表
54ABT16500WQML	NSC	暂无描述	获取价格
54ABT16500W-QML	NSC	18-Bit Universal Bus Transceivers with TRI-STATE Outputs	获取价格
54ABT16646	NSC	16-Bit Transceivers and Registers with TRI-STATE Outputs	获取价格
54ABT16646W-QML	NSC	16-Bit Transceivers and Registers with TRI-STATE Outputs	获取价格
54ABT16794CSSM	TI	ABT SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO56, 0.300 INCH, PLA	获取价格
54ABT16794CSSMX	TI	ABT SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO56	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

54ABT16500

54ABT16500 技术参数

54ABT16500 数据手册

与54ABT16500相关器件

与54ABT16500相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

54ABT16500

54ABT16500 技术参数

54ABT16500 数据手册

与54ABT16500相关器件

与54ABT16500相关文章

您还可以找

您在本页遇到什么问题？