5秒后页面跳转
捷配首页

Datasheet > 10AS066K2F35I2SG
10AS066K2F35I2SG PDF预览

10AS066K2F35I2SG

更新时间： 2024-01-12 05:31:29
品牌 Logo 应用领域
英特尔 - INTEL 栅可编程逻辑
页数 文件大小 规格书
110页 1391K
描述
Field Programmable Gate Array, 660000-Cell, CMOS, PBGA1152, 35 X 35 MM, ROHS COMPLIANT, FBGA-1152

阅读下载

获取价格

10AS066K2F35I2SG 技术参数

是否Rohs认证： 符合生命周期：Active
包装说明：35 X 35 MM, ROHS COMPLIANT, FBGA-1152Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.53
JESD-30 代码：S-PBGA-B1152长度：35 mm
输入次数：396逻辑单元数量：660000
输出次数：396端子数量：1152
最高工作温度：100 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：BGA
封装等效代码：BGA1152,34X34,40封装形状：SQUARE
封装形式：GRID ARRAY峰值回流温度（摄氏度）：NOT SPECIFIED
电源：0.9 V可编程逻辑类型：FIELD PROGRAMMABLE GATE ARRAY
认证状态：Not Qualified座面最大高度：3.5 mm
子类别：Field Programmable Gate Arrays最大供电电压：0.93 V
最小供电电压：0.87 V标称供电电压：0.9 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子形式：BALL
端子节距：1 mm端子位置：BOTTOM
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：35 mm
Base Number Matches：1

10AS066K2F35I2SG 数据手册

 浏览型号10AS066K2F35I2SG的Datasheet PDF文件第1页浏览型号10AS066K2F35I2SG的Datasheet PDF文件第2页浏览型号10AS066K2F35I2SG的Datasheet PDF文件第4页浏览型号10AS066K2F35I2SG的Datasheet PDF文件第5页浏览型号10AS066K2F35I2SG的Datasheet PDF文件第6页浏览型号10AS066K2F35I2SG的Datasheet PDF文件第7页 
A10-DATASHEET  
2015.12.31  
3
Maximum Allowed Overshoot and Undershoot Voltage  
Symbol  
Description  
HPS I/O pre-driver power supply  
HPS PLL power supply  
Condition  
Minimum  
–0.50  
–0.50  
–25  
Maximum  
2.46  
Unit  
V
VCCIOREF_HPS  
VCCPLL_HPS  
IOUT  
—
—
—
—
—
2.46  
V
DC output current per pin  
25  
mA  
°C  
°C  
TJ  
Operating junction temperature  
Storage temperature (no bias)  
–55  
125  
TSTG  
–65  
150  
Maximum Allowed Overshoot and Undershoot Voltage  
During transitions, input signals may overshoot to the voltage listed in the following table and undershoot to –2.0 V for input currents less than  
100 mA and periods shorter than 20 ns.  
The maximum allowed overshoot duration is specified as a percentage of high time over the lifetime of the device. A DC signal is equivalent to  
100% duty cycle.  
For example, a signal that overshoots to 2.70 V for LVDS I/O can only be at 2.70 V for ~4% over the lifetime of the device.  
Table 2: Maximum Allowed Overshoot During Transitions for Arria 10 Devices—Preliminary  
This table lists the maximum allowed input overshoot voltage and the duration of the overshoot voltage as a percentage of device lifetime. The LVDS I/O  
values are applicable to the VREFP_ADCand VREFN_ADCI/O pins.  
Condition (V)  
Symbol  
Description  
Overshoot Duration as % at TJ = 100°C  
Unit  
LVDS I/O (2)  
2.50  
3 V I/O  
3.80  
100  
%
%
%
%
%
%
2.55  
3.85  
42  
2.60  
3.90  
18  
Vi (AC)  
AC input voltage  
2.65  
3.95  
9
2.70  
4.00  
4
> 2.70  
> 4.00  
No overshoot allowed  
(2)  
The LVDS I/O values are applicable to all dedicated and dual-function configuration I/Os.  
Arria 10 Device Datasheet  
Send Feedback  
Altera Corporation  
1234567...110

下载PDF

与10AS066K2F35I2SG相关器件

型号 品牌 描述 获取价格 数据表
10AS066K4F40E3SG INTEL Field Programmable Gate Array, 660000-Cell, CMOS, PBGA1517, 40 X 40 MM, ROHS COMPLIANT, FB

获取价格
10AS066N4F40I3SG INTEL Field Programmable Gate Array, 660000-Cell, CMOS, PBGA1517, 40 X 40 MM, ROHS COMPLIANT, FB

获取价格
10AS-07 MSYSTEM High-density Signal Conditioners 10-RACK

获取价格
10AS-07/C01 MSYSTEM High-density Signal Conditioners 10-RACK

获取价格
10AS-07/C02 MSYSTEM High-density Signal Conditioners 10-RACK

获取价格
10AS-07/C03 MSYSTEM High-density Signal Conditioners 10-RACK

获取价格

与10AS066K2F35I2SG相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证