Datasheet > 电信电路 > ATM/SONET/SDH 集成电路> ZL30415GGC

ZL30415GGC

更新时间： 2024-11-18 22:18:11

品牌	Logo	应用领域
加拿大卓联 - ZARLINK		ATM集成电路 SONET集成电路 SDH集成电路电信集成电路电信电路异步传输模式时钟
页数	文件大小	规格书
23页	349K
描述
SONET/SDH Clock Multiplier PLL

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ZL30415GGC 技术参数

是否Rohs认证：	不符合	生命周期：	Transferred
包装说明：	LFBGA, BGA64,8X8,32	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.84
Is Samacsys：	N	应用程序：	SONET;SDH
JESD-30 代码：	S-PBGA-B64	JESD-609代码：	e0
长度：	8 mm	功能数量：	1
端子数量：	64	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	LFBGA	封装等效代码：	BGA64,8X8,32
封装形状：	SQUARE	封装形式：	GRID ARRAY, LOW PROFILE, FINE PITCH
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	3.3 V
认证状态：	Not Qualified	座面最大高度：	1.41 mm
子类别：	Other Telecom ICs	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
电信集成电路类型：	ATM/SONET/SDH SUPPORT CIRCUIT	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	8 mm
Base Number Matches：	1

ZL30415GGC 数据手册

ZL30415

SONET/SDH Clock Multiplier PLL

Data Sheet

November 2004

Features

•

Meets jitter requirements of Telcordia GR-253-

CORE for OC-12, OC-3, and OC-1 rates

Ordering Information

Meets jitter requirements of ITU-T G.813 for STM-

4, and STM-1 rates

ZL30415GGC

64 Ball CABGA

Provides one differential LVPECL output clock

selectable to 19.44 MHz, 38.88 MHz, 77.76 MHz,

155.52 MHz, or 622.08 MHz

-40°C to +85°C

Description

•

Provides a single-ended CMOS output clock at

19.44 MHz

The ZL30415 is an analog phase-locked loop (APLL)

designed to provide jitter attenuation and rate

conversion for SDH (Synchronous Digital Hierarchy)

and SONET (Synchronous Optical Network)

networking equipment. The ZL30415 generates low

jitter output clocks that meet the jitter requirements of

Telcordia GR-253-CORE OC-12, OC-3, OC-1 rates

and ITU-T G.813 STM-4 and STM-1 rates.

Accepts a single-ended CMOS reference at

19.44 MHz or a differential LVDS, LVPECL, or

CML reference at 19.44 MHz or 77.76 MHz

•

Provides a LOCK indication

3.3 V supply

Applications

The ZL30415 accepts a CMOS compatible reference

at 19.44 MHz or a differential LVDS, LVPECL, or CML

reference at 19.44 MHz or 77.76 MHz and generates a

differential LVPECL output clock selectable to

19.44 MHz, 38.88 MHz, 77.76 MHz, 155.52 MHz, or

622.08 MHz, and a single-ended CMOS clock at

19.44 MHz. The ZL30415 provides a lock indication.

•

SONET/SDH line cards

LPF

REF_SEL

FS3 FS2 FS1

C19o, C38o, C77o,

C155o, C622o,

LVPECL output

C19i

Frequency

& Phase

Loop

Filter

VCO

Reference

Selection

MUX

OC-CLKoP/N

C19o

Frequency

Dividers

and

Clock

Drivers

Detector

REFinP/N

19.44 MHz and 77.76 MHz

Reference

and

Bias Circuit

C19i or C77i

State

Machine

CML, LVDS,

LVPECL input

REF_FREQ

LOCK

BIAS

VCC GND VDD

C19oEN

Figure 1 - Functional Block Diagram

Zarlink Semiconductor Inc.

Zarlink, ZL and the Zarlink Semiconductor logo are trademarks of Zarlink Semiconductor Inc.

12 3 4 5 6 7...23

中文翻译

下载PDF

与ZL30415GGC相关器件

型号	品牌	获取价格	描述	数据表
ZL30415GGF	ZARLINK	获取价格	SONET/SDH Clock Multiplier PLL
ZL30415GGF2	ZARLINK	获取价格	SONET/SDH Clock Multiplier PLL
ZL30415GGG2	ZARLINK	获取价格	SONET/SDH Clock Multiplier PLL
ZL30416	ZARLINK	获取价格	SONET/SDH Clock Multiplier PLL
ZL30416_06	ZARLINK	获取价格	SONET/SDH Clock Multiplier PLL
ZL30416GGG	ZARLINK	获取价格	SONET/SDH Clock Multiplier PLL
ZL30416GGG2	ZARLINK	获取价格	SONET/SDH Clock Multiplier PLL
ZL30461	ZARLINK	获取价格	COMPACT STRATUM 3 TIMING MODULE
ZL30461MGG	ZARLINK	获取价格	COMPACT STRATUM 3 TIMING MODULE
ZL30462	ZARLINK	获取价格	Vibratto-S DVD Processor Product Brief

与ZL30415GGC相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

22
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

14
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

44
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

43

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL30415GGC

ZL30415GGC 技术参数

ZL30415GGC 数据手册

与ZL30415GGC相关器件

与ZL30415GGC相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL30415GGC

ZL30415GGC 技术参数

ZL30415GGC 数据手册

与ZL30415GGC相关器件

与ZL30415GGC相关文章

您还可以找

您在本页遇到什么问题？