Datasheet > ZL30406QGC1

ZL30406QGC1

更新时间： 2024-02-04 06:30:13

品牌	Logo	应用领域
加拿大卓联 - ZARLINK		电信集成电路异步传输模式 ATM 时钟
页数	文件大小	规格书
21页	310K
描述
SONET/SDH Clock Multiplier PLL

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ZL30406QGC1 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
包装说明：	HTFQFP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.8
JESD-30 代码：	S-PQFP-G64	JESD-609代码：	e3
长度：	10 mm	湿度敏感等级：	3
功能数量：	1	端子数量：	64
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	HTFQFP
封装形状：	SQUARE	封装形式：	FLATPACK, HEAT SINK/SLUG, THIN PROFILE, FINE PITCH
峰值回流温度（摄氏度）：	260	认证状态：	Not Qualified
座面最大高度：	1.2 mm	标称供电电压：	3.3 V
表面贴装：	YES	电信集成电路类型：	ATM/SONET/SDH SUPPORT CIRCUIT
温度等级：	INDUSTRIAL	端子面层：	MATTE TIN
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	10 mm	Base Number Matches：	1

ZL30406QGC1 数据手册

ZL30406

SONET/SDH Clock Multiplier PLL

Data Sheet

February 2005

Features

•

Meets jitter requirements of Telcordia GR-253-

Ordering Information

CORE for OC-48, OC-12, and OC-3 rates

ZL30406QGC

64 Pin TQFP

Trays

Meets jitter requirements of ITU-T G.813 for STM-

16, STM-4 and STM-1 rates

ZL30406QGC1 64 Pin TQFP* Trays

*Pb Free Matte Tin

Provides four LVPECL differential output clocks at

77.76 MHz

Provides a CML differential clock programmable

to 19.44 MHz, 38.88 MHz, 77.76 MHz and

155.52 MHz

-40°C to +85°C

Description

The ZL30406 is an analog phase-locked loop (APLL)

designed to provide rate conversion and jitter

attenuation for SDH (Synchronous Digital Hierarchy)

and SONET (Synchronous Optical Network)

networking equipment. The ZL30406 generates very

low jitter clocks that meet the jitter requirements of

Telcordia GR-253-CORE OC-48, OC-12, OC-3, OC-1

rates and ITU-T G.813 STM-16, STM-4 and STM-1

rates.

•

Provides a single-ended CMOS clock at

19.44 MHz

•

Provides enable/disable control of output clocks

Accepts a CMOS reference at 19.44 MHz

3.3 V supply

Applications

•

The ZL30406 accepts a CMOS compatible reference

at 19.44 MHz and generates four LVPECL differential

output clocks at 77.76 MHz, a CML differential

clock programmable to 19.44 MHz, 38.88 MHz,

77.76 MHz and 155.52 MHz and a single-ended

CMOS clock at 19.44 MHz. The output clocks can

be individually enabled or disabled.

SONET/SDH line cards

Network Element timing cards

C77oEN-A

C77oEN-B

LPF

C77o,C155o

OC-CLKoEN

C19o, C38o,

CML-P/N outputs

OC-CLKoP/N

Output

Interface

Circuit

C19i

Frequency

& Phase

Detector

C77oP/N-A

C77oP/N-B

C77oP/N-C

C77oP/N-D

C19o

Loop

Filter

VCO

19.44MHz

Reference &

Bias circuit

BIAS

C19oEN

C77oEN-C

C77oEN-D

FS1-2

VDD GND VCC

Figure 1 - Functional Block Diagram

Zarlink Semiconductor Inc.

Zarlink, ZL and the Zarlink Semiconductor logo are trademarks of Zarlink Semiconductor Inc.

12 3 4 5 6 7...21

中文翻译

下载PDF

与ZL30406QGC1相关器件

型号	品牌	获取价格	描述	数据表
ZL30406QGG1	ZARLINK	获取价格	SONET/SDH Clock Multiplier PLL
ZL30407	ZARLINK	获取价格	SONET/SDH Clock Multiplier PLL
ZL30407/QCC	MICROSEMI	获取价格	ATM/SONET/SDH SUPPORT CIRCUIT, PQFP80, 14 X 14 MM, 1.40 MM HEIGHT, LQFP-80
ZL30407_06	ZARLINK	获取价格	SONET/SDH Network Element PLL
ZL30407QCC	ZARLINK	获取价格	SONET/SDH Network Element PLL
ZL30407QCC1	ZARLINK	获取价格	SONET/SDH Network Element PLL
ZL30407QCG1	ZARLINK	获取价格	SONET/SDH Network Element PLL
ZL30409	ZARLINK	获取价格	T1/E1 System Synchronizer with Stratum 3 Holdover
ZL30409/DDA	ZARLINK	获取价格	T1/E1 System Synchronizer with Stratum 3 Holdover
ZL30409/DDB	ZARLINK	获取价格	T1/E1 System Synchronizer with Stratum 3 Holdover

与ZL30406QGC1相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

36
AIC1781A 电池充电控制器深度解析
2024-09-03

24
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

64
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

69

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL30406QGC1

ZL30406QGC1 技术参数

ZL30406QGC1 数据手册

与ZL30406QGC1相关器件

与ZL30406QGC1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL30406QGC1

ZL30406QGC1 技术参数

ZL30406QGC1 数据手册

与ZL30406QGC1相关器件

与ZL30406QGC1相关文章

您还可以找

您在本页遇到什么问题？