ZL30109QDG

更新时间： 2024-02-23 22:37:28

品牌	Logo	应用领域
加拿大卓联 - ZARLINK		电信集成电路电信电路
页数	文件大小	规格书
36页	456K
描述
DS1/E1 System Synchronizer with 19.44 MHz Output

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ZL30109QDG 技术参数

是否无铅：	含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	QFP
针数：	64	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.69
JESD-30 代码：	S-PQFP-G64	端子数量：	64
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	QFP
封装等效代码：	TQFP64,.47SQ	封装形状：	SQUARE
封装形式：	FLATPACK	电源：	3.3 V
认证状态：	Not Qualified	子类别：	Other Telecom ICs
最大压摆率：	75 mA	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	QUAD
Base Number Matches：	1

ZL30109QDG 数据手册

ZL30109

DS1/E1 System Synchronizer with

19.44 MHz Output

Data Sheet

October 2004

Ordering Information

Features

•

Supports Telcordia GR-1244-CORE Stratum 4 and

Stratum 4E

Supports ITU-T G.823 and G.824 for 2048 kbit/s and

1544 kbit/s interfaces

ZL30109QDG 64 pin TQFP

Supports ANSI T1.403 and ETSI ETS 300 011 for

ISDN primary rate interfaces

-40°C to +85°C

•

Simple hardware control interface

•

Less than 24 ps_rmsintrinsic jitter on the

19.44 MHz output clock, compliant with OC-3 and

STM-1 jitter specifications

Accepts two input references and synchronizes to

any combination of 2 kHz, 8 kHz, 1.544 MHz,

2.048 MHz, 8.192 MHz, 16.384 MHz or 19.44 MHz

inputs

•

Less than 0.6 ns_ppintrinsic jitter on all output

clocks

•

Provides a range of clock outputs: 1.544 MHz,

2.048 MHz, 16.384 MHz, 19.44 MHz and either

4.096 MHz and 8.192 MHz or 32.768 MHz and

65.536 MHz

External master clock source: clock oscillator or

crystal

Applications

Provides 5 styles of 8 kHz framing pulses and a

2 kHz multi-frame pulse

Holdover frequency accuracy of 1.5 x 10^-7

•

Synchronization and timing control for DSLAM,

Gateway and PBX systems that require Stratum

4/4E timing

•

Lock, Holdover and selectable Out of Range

indication

•

Line Card synchronization for SDH/PDH

applications

•

Selectable loop filter bandwidth of 1.8 Hz or 922 Hz

Clock and frame pulse source for ST-BUS, GCI

and other time division multiplex (TDM) buses

TIE_CLR

OSCi OSCo

Master Clock

BW_SEL

OUT_SEL

LOCK

C2o

Virtual

C4/C65o

C8/C32o

C16o

REF0

REF1

TIE

Corrector

Circuit

Reference

MUX

DPLL

Synthesizer

F4/F65o

F8/F32o

F16o

REF_FAIL0

REF_FAIL1

TIE

Corrector

Enable

Reference

Monitor

Mode

Control

C1.5o

DS1

Synthesizer

OOR_SEL

C19o

F2ko

SONET/SDH

Synthesizer

Feedback

Frequency

Select

MUX

REF_SEL

RST

State Machine

IEEE

1149.1a

TRST

MODE_SEL1:0

HOLDOVER

HMS

TCK TDI TMS TDO

Figure 1 - Functional Block Diagram

Zarlink Semiconductor Inc.

Zarlink, ZL and the Zarlink Semiconductor logo are trademarks of Zarlink Semiconductor Inc.

12 3 4 5 6 7...36

中文翻译

下载PDF

与ZL30109QDG相关器件

型号	品牌	获取价格	描述	数据表
ZL30109QDG1	ZARLINK	获取价格	DS1/E1 System Synchronizer with
ZL30110	ZARLINK	获取价格	Telecom Rate Conversion DPLL
ZL30110	MICROCHIP	获取价格	The ZL30110 clock rate conversion digital phase-locked loop (DPLL) provides accurate and r
ZL30110LDE	ZARLINK	获取价格	Telecom Rate Conversion DPLL
ZL30110LDE1	ZARLINK	获取价格	Telecom Rate Conversion DPLL
ZL30110LDF1	ZARLINK	获取价格	Telecom Circuit, 1-Func, 5 X 5 MM, LEAD FREE, MO-220, QFN-32
ZL30110LDG1	MICROSEMI	获取价格	Telecom Circuit, 1-Func, 5 X 5 MM, LEAD FREE, MO-220, QFN-32
ZL30111	ZARLINK	获取价格	POTS Line Card PLL
ZL30111	MICROCHIP	获取价格	The ZL30111 POTS line card PLL contains a digital phase-locked loop (DPLL), which provides
ZL30111QDG	ZARLINK	获取价格	POTS Line Card PLL

与ZL30109QDG相关文章

LTM4644/LTM4644-1：创新的四输出同步降压微模块调节器
2024-07-02

1
2N3500：一款多用途NPN硅晶体管的全面解析
2024-07-02

2
最详细资料解析：BA5917AFP参数说明、引脚说明
2024-07-02

2
MAX232IDR数据手册：产品特性、电气参数、替代型号推荐
2024-07-02

1

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL30109QDG

ZL30109QDG 技术参数

ZL30109QDG 数据手册

与ZL30109QDG相关器件

与ZL30109QDG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL30109QDG

ZL30109QDG 技术参数

ZL30109QDG 数据手册

与ZL30109QDG相关器件

与ZL30109QDG相关文章

您还可以找

您在本页遇到什么问题？