Datasheet > 电信电路 > 其他电信集成电路> ZL30107GGG2

ZL30107GGG2

更新时间： 2024-11-02 03:08:35

品牌	Logo	应用领域
加拿大卓联 - ZARLINK		电信集成电路电信电路以太网
页数	文件大小	规格书
6页	186K
描述
GbE Line Card Synchronizer

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ZL30107GGG2 技术参数

生命周期：	Transferred	包装说明：	BGA,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.66	Is Samacsys：	N
JESD-30 代码：	S-PBGA-B64	JESD-609代码：	e1
长度：	9 mm	功能数量：	1
端子数量：	64	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	BGA	封装形状：	SQUARE
封装形式：	GRID ARRAY	认证状态：	Not Qualified
座面最大高度：	1.72 mm	标称供电电压：	1.8 V
表面贴装：	YES	电信集成电路类型：	TELECOM CIRCUIT
温度等级：	INDUSTRIAL	端子面层：	TIN SILVER COPPER
端子形式：	BALL	端子节距：	1 mm
端子位置：	BOTTOM	宽度：	9 mm
Base Number Matches：	1

ZL30107GGG2 数据手册

ZL30107

GbE Line Card Synchronizer

Shortform Data Sheet

March 2007

A full Data Sheet is available to qualified customers. To

Ordering Information

please

send

ZL30107GGG

64 Pin CABGA

Trays

TimingandSync@zarlink.com.

ZL30107GGG2 64 Pin CABGA*

*Pb Free Tin/Silver/Copper

Features

-40^oC to +85^oC

•

Single chip low cost solution for synchronizing an

Ethernet PHY to a standard telecom clock

•

Configurable to accept a 25 MHz input reference

Generates an IEEE 802.3 jitter compliant 25 MHz

Gigabit Ethernet output clock

Supports three modes of operation:

Asynchronous Freerun, Synchronous, and

Asynchronous Holdover

Automatic entry into Asynchronous Holdover

mode when all input references fail

Input reference is manually selectable through the

serial (SPI) interface

•

Defaults in Asynchronous Freerun mode

•

Hitless input reference switching

Lock indicator pin

In Asynchronous Freerun mode, the DPLL

generates an output clock with a frequency

accuracy equal to frequency accuracy of the

external crystal oscillator (XO) or a low cost

crystal (XTAL)

Input reference status monitors

Programmable loop bandwidth of 14 Hz, 28 Hz, or

890 Hz

•

In Synchronous mode, the DPLL automatically

synchronizes to one of a pre-defined set of

frequencies including 2 kHz, 8 kHz, 64 kHz,

1.544 MHz, 2.048 MHz, 6.48 MHz, 8.192 MHz,

16.384 MHz, 19.44 MHz, 38.88 MHz, 77.76 MHz.

Applications

•

Ethernet Line Cards Supporting Synchronous

Transmission

X1/CLK X2

LOCK

REF0

REF1

REF2

DPLL

CLK

APLL

uP I/F

Figure 1 - Block Diagram

Zarlink Semiconductor Inc.

Zarlink, ZL and the Zarlink Semiconductor logo are trademarks of Zarlink Semiconductor Inc.

12 3 4 5 6

中文翻译

下载PDF

与ZL30107GGG2相关器件

型号	品牌	获取价格	描述	数据表
ZL30108	ZARLINK	获取价格	Network Interface DPLL
ZL30108	MICROCHIP	获取价格	The?ZL30108?SONET/SDH network interface digital phase-locked loop (DPLL) provides timing a
ZL30108_06	ZARLINK	获取价格	SONET/SDH Network Interface DPLL
ZL30108LDA	ZARLINK	获取价格	Network Interface DPLL
ZL30108LDA	XILINX	获取价格	ATM/SONET/SDH SUPPORT CIRCUIT, QCC32, 5 X 5 MM, MO-220, QFN-32
ZL30108LDE1	ZARLINK	获取价格	SONET/SDH Network Interface DPLL
ZL30108LDG1	XILINX	获取价格	ATM/SONET/SDH SUPPORT CIRCUIT, QCC32, 5 X 5 MM, 0.90 MM HEIGHT, 0.50 MM PITCH, LEAD FREE,
ZL30108LDG1	MICROCHIP	获取价格	ATM/SONET/SDH Support Circuit, 1-Func
ZL30108LDG1	ZARLINK	获取价格	Support Circuit, 1-Func, CMOS, 5 X 5 MM, 0.90 MM HEIGHT, 0.50 MM PITCH, LEAD FREE, MO-220,
ZL30109	ZARLINK	获取价格	DS1/E1 System Synchronizer with 19.44 MHz Output

与ZL30107GGG2相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

4
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

2
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

23
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

24

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL30107GGG2

ZL30107GGG2 技术参数

ZL30107GGG2 数据手册

与ZL30107GGG2相关器件

与ZL30107GGG2相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ZL30107GGG2

ZL30107GGG2 技术参数

ZL30107GGG2 数据手册

与ZL30107GGG2相关器件

与ZL30107GGG2相关文章

您还可以找

您在本页遇到什么问题？