5秒后页面跳转
XC73144-15PG184C PDF预览

XC73144-15PG184C

更新时间: 2024-11-28 15:58:23
品牌 Logo 应用领域
赛灵思 - XILINX 时钟输入元件可编程逻辑
页数 文件大小 规格书
10页 337K
描述
UV PLD, 36ns, CMOS, CPGA184, WINDOWED, CERAMIC, PGA-184

XC73144-15PG184C 技术参数

生命周期:Obsolete零件包装代码:PGA
包装说明:PGA,针数:184
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.84Is Samacsys:N
其他特性:144 MACROCELLS WITH PROGRAMMABLE I/O ARCHITECTURE最大时钟频率:45.5 MHz
JESD-30 代码:S-CPGA-P184专用输入次数:
I/O 线路数量:120端子数量:184
最高工作温度:70 °C最低工作温度:
组织:0 DEDICATED INPUTS, 120 I/O输出函数:MACROCELL
封装主体材料:CERAMIC, METAL-SEALED COFIRED封装代码:PGA
封装形状:SQUARE封装形式:GRID ARRAY
可编程逻辑类型:UV PLD传播延迟:36 ns
认证状态:Not Qualified最大供电电压:5.25 V
最小供电电压:4.75 V标称供电电压:5 V
表面贴装:NO技术:CMOS
温度等级:COMMERCIAL端子形式:PIN/PEG
端子位置:PERPENDICULARBase Number Matches:1

XC73144-15PG184C 数据手册

 浏览型号XC73144-15PG184C的Datasheet PDF文件第2页浏览型号XC73144-15PG184C的Datasheet PDF文件第3页浏览型号XC73144-15PG184C的Datasheet PDF文件第4页浏览型号XC73144-15PG184C的Datasheet PDF文件第5页浏览型号XC73144-15PG184C的Datasheet PDF文件第6页浏览型号XC73144-15PG184C的Datasheet PDF文件第7页 

与XC73144-15PG184C相关器件

型号 品牌 获取价格 描述 数据表
XC73144-15PG184M XILINX

获取价格

UV PLD, 36ns, CMOS, CPGA184, WINDOWED, CERAMIC, PGA-184
XC73144-15PQ160C XILINX

获取价格

OT PLD, 36ns, 144-Cell, CMOS, PQFP160, PLASTIC, QFP-160
XC73144-15PQ160I XILINX

获取价格

OT PLD, 36ns, 144-Cell, CMOS, PQFP160, PLASTIC, QFP-160
XC73144-15WB225C ETC

获取价格

UV-Erasable/OTP Complex PLD
XC73144-15WB225I ETC

获取价格

UV-Erasable/OTP Complex PLD
XC73144-7 XILINX

获取价格

144-Macrocell CMOS EPLD
XC73144-7BG225C XILINX

获取价格

OT PLD, 18ns, 144-Cell, CMOS, PBGA225, PLASTIC, BGA-225
XC73144-7PQ160C XILINX

获取价格

144-Macrocell CMOS EPLD
XC73144-7WB225C ETC

获取价格

UV-Erasable/OTP Complex PLD
XC7318 XILINX

获取价格

XC7300 CMOS EPLD Family