5秒后页面跳转
捷配首页

Datasheet > W208DH
W208DH PDF预览

W208DH

更新时间： 2024-11-19 15:57:51
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 时钟光电二极管外围集成电路晶体
页数 文件大小 规格书
14页 169K
描述
Processor Specific Clock Generator, 133MHz, CMOS, PDSO56, 0.300 INCH, SSOP-56

阅读下载

中文翻译

获取价格

W208DH 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：SSOP包装说明：0.300 INCH, SSOP-56
针数：56Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.39.00.01
风险等级：5.77JESD-30 代码：R-PDSO-G56
JESD-609代码：e0长度：18.415 mm
端子数量：56最高工作温度：70 °C
最低工作温度：最大输出时钟频率：133 MHz
封装主体材料：PLASTIC/EPOXY封装代码：SSOP
封装等效代码：SSOP56,.4封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, SHRINK PITCH峰值回流温度（摄氏度）：NOT SPECIFIED
电源：2.5,3.3 V主时钟/晶体标称频率：14.318 MHz
认证状态：Not Qualified座面最大高度：2.794 mm
子类别：Clock Generators最大供电电压：3.465 V
最小供电电压：3.135 V标称供电电压：3.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：GULL WING端子节距：0.635 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：7.5 mmuPs/uCs/外围集成电路类型：CLOCK GENERATOR, PROCESSOR SPECIFIC
Base Number Matches：1

W208DH 数据手册

 浏览型号W208DH的Datasheet PDF文件第2页浏览型号W208DH的Datasheet PDF文件第3页浏览型号W208DH的Datasheet PDF文件第4页浏览型号W208DH的Datasheet PDF文件第5页浏览型号W208DH的Datasheet PDF文件第6页浏览型号W208DH的Datasheet PDF文件第7页 
PRELIMINARY  
W208D  
FTG for Integrated Core Logic with 133-MHz FSB  
APIC, 48-MHz, SDRAM Output Skew:........................250 ps  
Features  
CPU, 3V66 Output Skew:............................................175 ps  
• Maximized EMI suppression using Cypress’s Spread  
Spectrum technology  
• Low jitter and tightly controlled clock skew  
• Highly integrated device providing clocks required for  
CPU, core logic, and SDRAM  
• Three copies of CPU clock at 66/100 MHz  
• Nine copies of 100-MHz SDRAM clocks  
• Eight copies of PCI clock  
PCI Output Skew:........................................................500 ps  
CPU to SDRAM Skew (@ 133 MHz):.........................±0.5 ns  
CPU to SDRAM Skew (@ 100 MHz):.................4.5 to 5.5 ns  
CPU to 3V66 Skew (@ 66 MHz): .......................7.0 to 8.0 ns  
3V66 to PCI Skew (3V66 lead):..........................1.5 to 3.5 ns  
PCI to APIC Skew: .....................................................±0.5 ns  
• Two copies of synchronous APIC clock  
• Two copies of 48-MHz clock (non-spread spectrum) op-  
timized for USB reference input and video dot clock  
Table 1. Pin Selectable Functions  
SEL133  
SEL1  
SEL0  
Function  
Three-state  
Test  
• Two copies of 66-MHz fixed clock  
• One copy of 14.31818-MHz reference clock  
• Power down control  
X
X
0
0
1
1
0
0
1
1
1
1
0
1
0
1
0
1
• I2C™ interface for turning off unused clocks  
66-MHz CPU  
100-MHz CPU  
Reserved  
Key Specifications  
CPU, SDRAM Outputs Cycle-to-Cycle Jitter:.............. 250 ps  
133-MHz CPU  
APIC, 48-MHz, 3V66, PCI Outputs  
Cycle-to-Cycle Jitter:................................................... 500 ps  
Pin Configuration[1]  
Block Diagram  
VDDQ3  
REF/SEL133*  
VDDQ3  
X1  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
GND  
1
APIC0  
APIC1  
VDDQ2  
CPU0  
2
REF/SEL133  
3
X1  
X2  
XTAL  
OSC  
X2  
4
GND  
GND  
5
PLL REF FREQ  
6
VDDQ2  
CPU1  
CPU2_ITP  
GND  
GND  
SDRAM0  
SDRAM1  
VDDQ3  
SDRAM2  
SDRAM3  
GND  
VDDQ2  
CPU0:1  
3V66_0  
3V66_1  
VDDQ3  
VDDQ3  
PCI0_ICH  
PCI1  
7
Divider,  
Delay,  
and  
Phase  
Control  
Logic  
8
SDATA  
SCLK  
I2C  
Logic  
2
9
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
CPU2_ITP  
APIC0:1  
PCI2  
2
GND  
VDDQ3  
PCI3  
PLL 1  
3V66_0:1  
SEL0:1  
PCI4  
2
GND  
SDRAM4  
SDRAM5  
VDDQ3  
SDRAM6  
SDRAM7  
GND  
PCI5  
PCI0_ICH  
PCI1:7  
PCI6  
PCI7  
VDDQ3  
VDDQ3  
GND  
7
DCLK  
DCLK  
GND  
USB  
DOT  
VDDQ3  
SEL0  
VDDQ3  
PWRDWN#  
SCLK  
25  
26  
27  
28  
PWRDWN#  
SDRAM0:7  
8
SDATA  
SEL1  
Note:  
1. Internal pull-down resistors present on input marked with *.  
Design should not solely rely on internal pull-down resister to  
set I/O pin LOW.  
VDDQ3  
USB  
PLL2  
DOT  
I2C is a trademark of Phillips Corporation. Intel is a registered trademark of Intel Corporation.  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
Document #: 38-07228 Rev. *A  
Revised December 21, 2002  
1234567...14

中文翻译

下载PDF

与W208DH相关器件

型号 品牌 获取价格 描述 数据表
W208DHT CYPRESS

获取价格

 		Processor Specific Clock Generator, 133MHz, CMOS, PDSO56, 0.300 INCH, SSOP-56
W2-08-LFR FRONTIER

获取价格

 		2A SILICON SINGLE-PHASE BRIDGE RECTIFIERS
W209001FA TTELEC

获取价格

 		Vitreous Enamelled Wirewound Resistors
W209001FB TTELEC

获取价格

 		Vitreous Enamelled Wirewound Resistors
W209001FR TTELEC

获取价格

 		Vitreous Enamelled Wirewound Resistors
W209001GA TTELEC

获取价格

 		Vitreous Enamelled Wirewound Resistors
W209001GB TTELEC

获取价格

 		Vitreous Enamelled Wirewound Resistors
W209001GR TTELEC

获取价格

 		Vitreous Enamelled Wirewound Resistors
W209001JA TTELEC

获取价格

 		Vitreous Enamelled Wirewound Resistors
W209001JB TTELEC

获取价格

 		Vitreous Enamelled Wirewound Resistors

与W208DH相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证