5秒后页面跳转
捷配首页

Datasheet > W162-09GT
W162-09GT PDF预览

W162-09GT

更新时间： 2024-11-25 19:33:03
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 驱动光电二极管逻辑集成电路
页数 文件大小 规格书
7页 135K
描述
PLL Based Clock Driver, W162 Series, 8 True Output(s), 0 Inverted Output(s), PDSO16, 0.150 INCH, SOIC-16

阅读下载

中文翻译

获取价格

W162-09GT 技术参数

生命周期：Obsolete零件包装代码：SOIC
包装说明：SOP,针数：16
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.74系列：W162
输入调节：MUXJESD-30 代码：R-PDSO-G16
长度：9.9 mm逻辑集成电路类型：PLL BASED CLOCK DRIVER
功能数量：1反相输出次数：
端子数量：16实输出次数：8
最高工作温度：70 °C最低工作温度：
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE传播延迟（tpd）：0.15 ns
认证状态：Not QualifiedSame Edge Skew-Max（tskwd）：0.15 ns
座面最大高度：1.75 mm最大供电电压 (Vsup)：3.63 V
最小供电电压 (Vsup)：2.97 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES温度等级：COMMERCIAL
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL宽度：3.9 mm
最小 fmax：133 MHzBase Number Matches：1

W162-09GT 数据手册

 浏览型号W162-09GT的Datasheet PDF文件第2页浏览型号W162-09GT的Datasheet PDF文件第3页浏览型号W162-09GT的Datasheet PDF文件第4页浏览型号W162-09GT的Datasheet PDF文件第5页浏览型号W162-09GT的Datasheet PDF文件第6页浏览型号W162-09GT的Datasheet PDF文件第7页 
W162  
Spread Aware™, Zero Delay Buffer  
Features  
Table 1. Input Logic  
• Spread Aware™—designed to work with SSFTG  
reference signals  
SEL1 SEL0  
QA0:3  
QB0:3  
PLL  
QFB  
0
0
1
1
0
1
0
1
Three-  
State  
Three-  
State  
Shutdown Active  
• Two banks of four outputs, plus the fed back output  
• Outputs may be three-stated  
• Available in 16-pin SOIC or SSOP package  
• Extra strength output drive available (-19 version)  
• Internal feedback  
Active  
Active  
Active  
Three-  
State  
Active,  
Utilized  
Active  
Active  
Shutdown, Active  
Bypassed  
Key Specifications  
Active  
Active,  
Utilized  
Active  
Operating Voltage: ............................................... 3.3V±10%  
Operating Range: ................................15 < fOUT < 133 MHz  
Cycle-to-Cycle Jitter: .................................................. 250 ps  
Output to Output Skew: ............................................. 150 ps  
Propagation Delay: ..................................................... 150 ps  
Block Diagram  
Pin Configuration  
QFB  
REF  
QA0  
QA1  
VDD  
GND  
QB0  
QB1  
SEL1  
1
2
3
4
5
6
7
8
16  
QFB  
QA3  
QA2  
VDD  
GND  
QB3  
QB2  
SEL0  
REF  
PLL  
MUX  
15  
14  
13  
12  
11  
10  
9
QA0  
QA1  
QA2  
SEL0  
SEL1  
QA3  
QB0  
QB1  
QB2  
QB3  
Spread Aware is a trademark of Cypress Semiconductor Corporation.  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
Document #: 38-07150 Rev. *A  
Revised December 14, 02  
1234567

中文翻译

下载PDF

与W162-09GT相关器件

型号 品牌 获取价格 描述 数据表
W162-09H CYPRESS

获取价格

 		PLL Based Clock Driver, W162 Series, 8 True Output(s), 0 Inverted Output(s), PDSO16, 0.150
W162-19 CYPRESS

获取价格

 		Clock Driver, CMOS, PDSO16,
W162-19G ETC

获取价格

 		NINE DISTRIBUTED-OUTPUT CLOCK DRIVER|CMOS|SOP|16PIN|PLASTIC
W163 CYPRESS

获取价格

 		Spread Aware⑩, Zero Delay Buffer
W163_02 CYPRESS

获取价格

 		Spread Aware⑩, Zero Delay Buffer
W163-05G ROCHESTER

获取价格

 		W163 SERIES, PLL BASED CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO8, 0.150
W163-05GT CYPRESS

获取价格

 		PLL Based Clock Driver, W163 Series, 4 True Output(s), 0 Inverted Output(s), PDSO8, 0.150
W163-15G ROCHESTER

获取价格

 		W163 SERIES, PLL BASED CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO8, 0.150
W163-15GT CYPRESS

获取价格

 		PLL Based Clock Driver, W163 Series, 4 True Output(s), 0 Inverted Output(s), PDSO8, 0.150
W163-15GT ROCHESTER

获取价格

 		W163 SERIES, PLL BASED CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO8, 0.150

与W162-09GT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证