5秒后页面跳转
捷配首页

Datasheet > UCC21520DWR
UCC21520DWR PDF预览

UCC21520DWR

更新时间： 2024-11-30 11:12:35
品牌 Logo 应用领域
德州仪器 - TI 栅极驱动光电二极管接口集成电路驱动器
页数 文件大小 规格书
48页 2563K
描述
具有双输入、禁用引脚、8V UVLO 功能、采用 DW 封装的 5.7kVrms、4A/6A 双通道隔离式栅极驱动器 | DW | 16 | -40 to 125

阅读下载

中文翻译

获取价格

UCC21520DWR 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active包装说明：SOP,
Reach Compliance Code：compliantFactory Lead Time：6 weeks
风险等级：1.67内置保护：UNDER VOLTAGE
接口集成电路类型：BUFFER OR INVERTER BASED PERIPHERAL DRIVERJESD-30 代码：R-PDSO-G16
JESD-609代码：e4长度：10.3 mm
湿度敏感等级：2功能数量：1
端子数量：16最高工作温度：125 °C
最低工作温度：-40 °C输出电流流向：SOURCE AND SINK
最大输出电流：6 A封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE座面最大高度：2.65 mm
最大供电电压：18 V最小供电电压：3 V
标称供电电压：3.3 V电源电压1-最大：25 V
电源电压1-分钟：9.2 V电源电压1-Nom：12 V
表面贴装：YES温度等级：AUTOMOTIVE
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
宽度：7.5 mmBase Number Matches：1

UCC21520DWR 数据手册

 浏览型号UCC21520DWR的Datasheet PDF文件第2页浏览型号UCC21520DWR的Datasheet PDF文件第3页浏览型号UCC21520DWR的Datasheet PDF文件第4页浏览型号UCC21520DWR的Datasheet PDF文件第5页浏览型号UCC21520DWR的Datasheet PDF文件第6页浏览型号UCC21520DWR的Datasheet PDF文件第7页 
UCC21520, UCC21520A  
SLUSCJ9E – JUNE 2016 – REVISED DECEMBER 2021  
UCC21520 4-A, 6-A, 5.7-kVRMS Isolated Dual-Channel Gate Driver  
1 Features  
3 Description  
•
Universal: dual low-side, dual high-side or half-  
bridge driver  
Operating temperature range –40 to +125°C  
Switching parameters:  
– 19-ns typical propagation delay  
– 10-ns minimum pulse width  
– 5-ns maximum delay matching  
– 6-ns maximum pulse-width distortion  
Common-mode transient immunity (CMTI) greater  
than 100 V/ns  
The UCC21520 and the UCC21520A are isolated  
dual-channel gate drivers with 4-A source and 6-A  
sink peak current. It is designed to drive power  
MOSFETs, IGBTs, and SiC MOSFETs up to 5-MHz  
with best-in-class propagation delay and pulse-width  
distortion.  
•
•
The input side is isolated from the two output  
drivers by a 5.7-kVRMS reinforced isolation barrier,  
with a minimum of 100-V/ns common-mode transient  
immunity (CMTI). Internal functional isolation between  
the two secondary-side drivers allows a working  
•
•
•
•
•
•
Surge immunity up to 12.8 kV  
Isolation barrier life >40 years  
voltage of up to 1500 VDC  
.
4-A peak source, 6-A peak sink output  
TTL and CMOS compatible inputs  
3-V to 18-V input VCCI range to interface with both  
digital and analog controllers  
Up to 25-V VDD output drive supply  
– 5-V and 8-V VDD UVLO options  
Programmable overlap and dead time  
Rejects input pulses and noise transients shorter  
than 5 ns  
Every driver can be configured as two low-side  
drivers, two high-side drivers, or a half-bridge driver  
with programmable dead time (DT). A disable pin  
shuts down both outputs simultaneously when it is set  
high, and allows normal operation when left open or  
grounded. As a fail-safe measure, primary-side logic  
failures force both outputs low.  
•
•
•
Device Information(1)  
•
•
Fast disable for power sequencing  
Industry standard wide body SOIC-16 (DW)  
package  
PART NUMBER  
UCC21520DW  
UCC21520ADW  
PACKAGE  
BODY SIZE (NOM)  
DW SOIC (16) 10.30 mm × 7.50 mm  
DW SOIC (16) 10.30 mm × 7.50 mm  
•
Safety-related certifications:  
– 8000-VPK reinforced Isolation per DIN V VDE V  
0884-11:2017-01  
(1) For all available packages, see the orderable addendum at  
the end of the data sheet.  
– 5.7-kVRMS isolation for 1 minute per UL 1577  
– CSA certification per IEC 60950-1, IEC  
62368-1, IEC 61010-1 and IEC 60601-1 end  
equipment standards  
VCCI 3,8  
16 VDDA  
15 OUTA  
14 VSSA  
Driver  
DEMOD UVLO  
MOD  
INA  
DIS  
NC  
DT  
1
5
7
6
– CQC certification per GB4943.1-2011  
2 Applications  
Disable,  
UVLO  
and  
13 NC  
12 NC  
Functional Isolation  
•
•
HEV and BEV battery chargers  
Isolated converters in DC-DC and AC-DC power  
supplies  
Server, telecom, it and industrial infrastructures  
Motor drive and DC-to-AC solar inverters  
LED lighting  
Deadtime  
11 VDDB  
10 OUTB  
Driver  
INB  
2
4
•
•
•
•
•
MOD  
DEMOD UVLO  
GND  
9
VSSB  
Inductive heating  
Uninterruptible power supply (UPS)  
Copyright © 2017, Texas Instruments Incorporated  
Functional Block Diagram  
An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications,  
intellectual property matters and other important disclaimers. PRODUCTION DATA.  
 
 
 
1234567...48

中文翻译

下载PDF

UCC21520DWR 替代型号

型号 品牌 替代类型 描述 数据表
UCC21520DW TI

完全替代

 具有双输入、禁用引脚、8V UVLO 功能、采用 DW 封装的 5.7kVrms、4A/6
3073348 PHOENIX

类似代替

 Barrier Strip Terminal Block

与UCC21520DWR相关器件

型号 品牌 获取价格 描述 数据表
UCC21520-Q1 TI

获取价格

 		具有双输入、禁用引脚、死区时间的汽车类 4A/6A、5.7kVRMS 隔离式双通道栅极驱动
UCC21520QDWQ1 TI

获取价格

 		具有双输入、禁用引脚、死区时间的汽车类 4A/6A、5.7kVRMS 隔离式双通道栅极驱动
UCC21520QDWRQ1 TI

获取价格

 		具有双输入、禁用引脚、死区时间的汽车类 4A/6A、5.7kVRMS 隔离式双通道栅极驱动
UCC21521 TI

获取价格

 		具有双输入、使能引脚、8V UVLO 且采用 LGA 封装的 5.7kVrms、4A/6A
UCC21521ADW TI

获取价格

具有双输入、使能引脚、8V UVLO 且采用 LGA 封装的 5.7kVrms、4A

UCC21521ADWR TI

获取价格

具有双输入、使能引脚、8V UVLO 且采用 LGA 封装的 5.7kVrms、4A

UCC21521CDW TI

获取价格

具有双输入、使能引脚、8V UVLO 且采用 LGA 封装的 5.7kVrms、4A

UCC21521CDWR TI

获取价格

具有双输入、使能引脚、8V UVLO 且采用 LGA 封装的 5.7kVrms、4A

UCC21521DW TI

获取价格

具有双输入、使能引脚、8V UVLO 且采用 LGA 封装的 5.7kVrms、4A

UCC21521DWR TI

获取价格

具有双输入、使能引脚、8V UVLO 且采用 LGA 封装的 5.7kVrms、4A

与UCC21520DWR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证