Datasheet > U62256ADC07LLG1

U62256ADC07LLG1

更新时间： 2024-11-05 05:53:19

品牌	Logo	应用领域
ZMD		内存集成电路静态存储器光电二极管
页数	文件大小	规格书
10页	164K
描述
STANDARD 32K X 8 SRAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

U62256ADC07LLG1 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	DIP	包装说明：	DIP, DIP28,.6
针数：	28	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.32.00.41
风险等级：	5.26	Is Samacsys：	N
最长访问时间：	70 ns	I/O 类型：	COMMON
JESD-30 代码：	R-PDIP-T28	JESD-609代码：	e3
长度：	37.1 mm	内存密度：	262144 bit
内存集成电路类型：	STANDARD SRAM	内存宽度：	8
湿度敏感等级：	3	功能数量：	1
端子数量：	28	字数：	32768 words
字数代码：	32000	工作模式：	ASYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	32KX8	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	DIP
封装等效代码：	DIP28,.6	封装形状：	RECTANGULAR
封装形式：	IN-LINE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
认证状态：	Not Qualified	座面最大高度：	5.1 mm
最大待机电流：	0.000003 A	最小待机电流：	2 V
子类别：	SRAMs	最大压摆率：	0.07 mA
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	15.24 mm
Base Number Matches：	1

U62256ADC07LLG1 数据手册

U62256A

Standard 32K x 8 SRAM

Description

Features

falling edge of W, or by the rising

edge of E, respectively.

! 32768x8 bit static CMOS RAM

! Access times 70 ns, 100 ns

! Common data inputs and

data outputs

The U62256A is a static RAM

manufactured using a CMOS pro-

cess technology with the following

operating modes:

Data retention is guaranteed down

to 2 V. With the exception of E, all

inputs consist of NOR gates, so

that no pull-up/pull-down resistors

are required.

! Three-state outputs

- Read

- Write

- Standby

! Typ. operating supply current

70 ns: 50 mA

- Data Retention

The memory array is based on a

6-transistor cell.

100 ns: 40 mA

! TTL/CMOS-compatible

! Automatical reduction of power

dissipation in long Read Cycles

The circuit is activated by the fal-

ling edge of E. The address and

control inputs open simultaneously.

According to the information of W

and G, the data inputs, or outputs,

are active. In a Read cycle, the

data outputs are activated by the

falling edge of G, afterwards the

data word read will be available at

the outputs DQ0-DQ7. After the

address change, the data outputs

go High-Z until the new information

read is available. The data outputs

have not preferred state.

! Power supply voltage 5 V 10 %

! Operating temperature ranges

0 to 70 °C

-40 to 85 °C

-40 to 125 °C

! QS 9000 Quality Standard

! ESD protection > 2000 V

(MIL STD 883C M3015.7)

! Latch-up immunity >100 mA

! Packages: PDIP28 (600 mil)

SOP28 (330 mil)

The Read cycle is finished by the

Pin Configuration

Pin Description

VCC

A14

A12

A13

A11

Signal Name Signal Description

A0 - A14

DQ0 - DQ7

Address Inputs

Data In/Out

A10

Chip Enable

PDIP

SOP

Output Enable

Write Enable

Power Supply Voltage

Ground

VCC

VSS

DQ7

DQ6

DQ5

DQ4

DQ3

DQ0

DQ1

DQ2

VSS

Top View

April 20, 2004

12 3 4 5 6 7...10

中文翻译

下载PDF

与U62256ADC07LLG1相关器件

型号	品牌	获取价格	描述	数据表
U62256ADC10	ZMD	获取价格	STANDARD 32K X 8 SRAM
U62256ADC10G1	ZMD	获取价格	STANDARD 32K X 8 SRAM
U62256ADC10LL	ZMD	获取价格	STANDARD 32K X 8 SRAM
U62256ADC10LLG1	ZMD	获取价格	STANDARD 32K X 8 SRAM
U62256ADK07	ZMD	获取价格	STANDARD 32K X 8 SRAM
U62256ADK07G1	ZMD	获取价格	STANDARD 32K X 8 SRAM
U62256ADK07LL	ZMD	获取价格	STANDARD 32K X 8 SRAM
U62256ADK07LLG1	ZMD	获取价格	STANDARD 32K X 8 SRAM
U62256ADK10	ZMD	获取价格	STANDARD 32K X 8 SRAM
U62256ADK10G1	ZMD	获取价格	STANDARD 32K X 8 SRAM

与U62256ADC07LLG1相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

9
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

35
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

U62256ADC07LLG1

U62256ADC07LLG1 技术参数

U62256ADC07LLG1 数据手册

与U62256ADC07LLG1相关器件

与U62256ADC07LLG1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

U62256ADC07LLG1

U62256ADC07LLG1 技术参数

U62256ADC07LLG1 数据手册

与U62256ADC07LLG1相关器件

与U62256ADC07LLG1相关文章

您还可以找

您在本页遇到什么问题？