5秒后页面跳转
捷配首页

Datasheet > TB3R2DR
TB3R2DR PDF预览

TB3R2DR

更新时间： 2024-11-25 02:58:47
品牌 Logo 应用领域
德州仪器 - TI 光电二极管接口集成电路
页数 文件大小 规格书
11页 262K
描述
QUAD DIFFERENTIAL PECL RECEIVERS

阅读下载

中文翻译

获取价格

TB3R2DR 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：SOIC
包装说明：SOP, SOP16,.25针数：16
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01Factory Lead Time：8 weeks
风险等级：5.48差分输出：YES
高电平输入电流最大值：0.00002 A输入特性：DIFFERENTIAL SCHMITT TRIGGER
接口集成电路类型：LINE RECEIVER接口标准：GENERAL PURPOSE
JESD-30 代码：R-PDSO-G16JESD-609代码：e4
长度：9.9 mm湿度敏感等级：2
功能数量：4端子数量：16
最高工作温度：85 °C最低工作温度：-40 °C
最大输出低电流：0.008 A输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP16,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE峰值回流温度（摄氏度）：250
电源：3.3 V认证状态：Not Qualified
最大接收延迟：4 ns接收器位数：4
座面最大高度：1.75 mm子类别：Line Driver or Receivers
最大压摆率：34 mA最大供电电压：3.6 V
最小供电电压：3 V标称供电电压：3.3 V
电源电压1-最大：3.6 V电源电压1-分钟：3 V
电源电压1-Nom：3.3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：3.9 mm
Base Number Matches：1

TB3R2DR 数据手册

 浏览型号TB3R2DR的Datasheet PDF文件第2页浏览型号TB3R2DR的Datasheet PDF文件第3页浏览型号TB3R2DR的Datasheet PDF文件第4页浏览型号TB3R2DR的Datasheet PDF文件第5页浏览型号TB3R2DR的Datasheet PDF文件第6页浏览型号TB3R2DR的Datasheet PDF文件第7页 
TB3R1, TB3R2  
www.ti.com  
SLLS587B–NOVEMBER 2003–REVISED MAY 2004  
QUAD DIFFERENTIAL PECL RECEIVERS  
The power-down loading characteristics of the re-  
ceiver input circuit are approximately 8 kΩ relative to  
the power supplies; hence they do not load the  
transmission line when the circuit is powered down.  
FEATURES  
•
Low-Voltage Functional Replacements for the  
Agere BRF1A, BRF2A, BRS2A, and BRS2B  
•
Pin-Equivalent to General Trade 26LS32 De-  
vices  
The package for these differential line receivers is the  
16-pin SOIC (D) package.  
•
•
•
•
High-Input Impedance Approximately 8 kΩ  
3.5-ns Maximum Propagation Delay  
TB3R1 Provides 50-mV Hysteresis  
The enable inputs of this device include internal  
pullup resistors of approximately 40 kΩ that are  
connected to VCC to ensure a logical high level input  
if the inputs are open circuited.  
TB3R2 With -125-mV Threshold Offset for  
Preferred State Output  
PIN ASSIGNMENTS  
•
•
•
•
-0.5-V to 5.2-V Common Mode Range  
Single 3.3 V ±10% Supply  
D PACKAGE  
(TOP VIEW)  
Slew Rate Limited (0.5 ns min 80% to 20%)  
TB3R2 Output Defaults to Logic 1 When In-  
puts Left Open or Shorted to VCC or GND  
1
2
3
4
5
6
7
8
16  
15  
14  
13  
12  
11  
10  
9
AI  
AI  
AO  
E1  
BO  
BI  
BI  
VCC  
DI  
DI  
DO  
E2  
CO  
CI  
•
•
•
ESD Protection HBM > 3 kV, CDM > 2 kV  
Operating Temperature Range: -40°C to 85°C  
Available SOIC (D) Package  
APPLICATIONS  
GND  
CI  
•
Digital Data or Clock Transmission Over Bal-  
anced Lines  
FUNCTIONAL BLOCK DIAGRAM  
AI  
DESCRIPTION  
AO  
AI  
These quad differential receivers accept digital data  
over balanced transmission lines. They translate  
differential input logic levels to TTL output logic  
levels.  
BI  
BO  
BI  
C1  
CO  
C1  
The TB3R1 is a pin- and function-compatible replace-  
ment for the Agere Systems BRF1A and BRF2A; it  
includes 3-kV HBM and 2-kV CDM ESD protection.  
D1  
DO  
D1  
E1  
E2  
The TB3R2 is a pin- and function-compatible replace-  
ment for the Agere Systems BRS2A and BRS2B and  
incorporates a -125-mV receiver input offset, pre-  
ferred state output, 3-kV HBM and 2-kV CDM ESD  
protection. The TB3R2 preferred state feature places  
the output in the high state when the inputs are open,  
shorted to ground, or shorted to the power supply.  
ENABLE TRUTH TABLE  
E1  
0
E2  
0
CONDITION  
Active  
Active  
1
0
0
1
Disabled  
Active  
1
1
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas  
Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
PRODUCTION DATA information is current as of publication date.  
Copyright © 2003–2004, Texas Instruments Incorporated  
Products conform to specifications per the terms of the Texas  
Instruments standard warranty. Production processing does not  
necessarily include testing of all parameters.  
1234567...11

中文翻译

下载PDF

TB3R2DR 替代型号

型号 品牌 替代类型 描述 数据表
TB3R2D TI

完全替代

 QUAD DIFFERENTIAL PECL RECEIVERS

与TB3R2DR相关器件

型号 品牌 获取价格 描述 数据表
TB3R2DRE4 TI

获取价格

 		QUAD LINE RECEIVER, PDSO16, ROHS COMPLIANT, MS-012AC, PLASTIC, SOIC-16
TB3R2LD TI

获取价格

 		QUAD DIFFERENTIAL PECL RECEIVERS
TB-4.000MBD-T ETC

获取价格

 		OSC MEMS 4.000MHZ CMOS SMD
TB-4.000MBE-T ETC

获取价格

 		OSC MEMS 4.000MHZ CMOS SMD
TB-4.000MCD-T ETC

获取价格

 		OSC MEMS 4.000MHZ CMOS SMD
TB-4.000MCE-T ETC

获取价格

 		OSC MEMS 4.000MHZ CMOS SMD
TB-4.000MDD-T ETC

获取价格

 		OSC MEMS 4.000MHZ CMOS SMD
TB-4.000MDE-T ETC

获取价格

 		OSC MEMS 4.000MHZ CMOS SMD
TB-4.096MBD-T ETC

获取价格

 		OSC MEMS 4.096MHZ CMOS SMD
TB-4.096MBE-T ETC

获取价格

 		OSC MEMS 4.096MHZ CMOS SMD

与TB3R2DR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证