Datasheet > 驱动程序和接口 > 线路驱动器或接收器> SNJ55LVDS32FK

SNJ55LVDS32FK

更新时间： 2024-11-15 21:53:51

品牌	Logo	应用领域
德州仪器 - TI		线路驱动器或接收器驱动程序和接口接口集成电路
页数	文件大小	规格书
37页	911K
描述
HIGH-SPEED DIFFERENTIAL LINE RECEIVERS

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

SNJ55LVDS32FK 技术参数

生命周期：	Active	零件包装代码：	QLCC
包装说明：	QCCN, LCC20,.35SQ	针数：	20
Reach Compliance Code：	not_compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.32
Is Samacsys：	N	差分输出：	NO
高电平输入电流最大值：	0.00001 A	输入特性：	DIFFERENTIAL
接口集成电路类型：	LINE RECEIVER	接口标准：	EIA-644; TIA-644
JESD-30 代码：	S-CQCC-N20	长度：	8.89 mm
功能数量：	4	端子数量：	20
最高工作温度：	125 °C	最低工作温度：	-55 °C
输出特性：	TOTEM-POLE	最大输出低电流：	0.008 A
输出极性：	TRUE	封装主体材料：	CERAMIC, METAL-SEALED COFIRED
封装代码：	QCCN	封装等效代码：	LCC20,.35SQ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	3.3 V
认证状态：	Not Qualified	最大接收延迟：	6.1 ns
接收器位数：	4	筛选级别：	MIL-PRF-38535
座面最大高度：	2.03 mm	子类别：	Line Driver or Receivers
最大压摆率：	18 mA	最大供电电压：	3.6 V
最小供电电压：	3 V	标称供电电压：	3.3 V
电源电压1-最大：	3.6 V	电源电压1-分钟：	3 V
电源电压1-Nom：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	MILITARY
端子形式：	NO LEAD	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	8.89 mm	Base Number Matches：	1

SNJ55LVDS32FK 数据手册

ꢀ ꢁꢂꢂ ꢃꢄꢅ ꢀꢆ ꢇ ꢈ ꢀꢁ ꢉꢂ ꢃꢄꢅ ꢀꢆ ꢇ ꢈ ꢀꢁ ꢉꢂ ꢃꢄꢅ ꢀꢆ ꢊ ꢋ ꢉ ꢈ ꢀꢁ ꢉꢂ ꢃꢄ ꢅꢀ ꢌꢉ ꢆꢍ

ꢎꢏ ꢐꢎ ꢑꢀꢒꢓ ꢓꢅ ꢅꢏ ꢔꢔ ꢓꢕ ꢓꢁꢖ ꢏꢗ ꢃ ꢃ ꢏꢁꢓ ꢕꢓꢘ ꢓ ꢏꢄ ꢓ ꢕꢀ

ꢙ

SLLS262N − JULY 1997 − REVISED MARCH 2004

SN55LVDS32 . . . J OR W

SN65LVDS32 . . . D OR PW

(Marked as LVDS32 or 65LVDS32)

Meet or Exceed the Requirements of ANSI

TIA/EIA-644 Standard

Operate With a Single 3.3-V Supply

(TOP VIEW)

Designed for Signaling Rate of up to

400 Mbps

Differential Input Thresholds 100 mV Max

Typical Propagation Delay Time of 2.1 ns

Power Dissipation 60 mW Typical Per

Receiver at 200 MHz

11 3Y

10 3A

Bus-Terminal ESD Protection Exceeds 8 kV

GND

Low-Voltage TTL (LVTTL) Logic Output

Levels

SN55LVDS32FK

(TOP VIEW)

Pin Compatible With AM26LS32, MC3486,

and µA9637

Open-Circuit Fail-Safe

20 19

description

The

SN55LVDS32,

SN65LVDS32,

SN65LVDS3486, and SN65LVDS9637 are

differential line receivers that implement the

electrical characteristics of low-voltage differential

signaling (LVDS). This signaling technique lowers

the output voltage levels of 5-V differential

standard levels (such as EIA/TIA-422B) to reduce

the power, increase the switching speeds, and

allow operation with a 3.3-V supply rail. Any of the

four differential receivers provides a valid logical

output state with a 100-mV differential input

voltage within the input common-mode voltage

range. The input common-mode voltage range

allows 1 V of ground potential difference between

two LVDS nodes.

10 11 12 13

SN65LVDS3486D (Marked as LVDS3486)

(TOP VIEW)

1,2EN

3,4EN

The intended application of these devices and

signaling technique is both point-to-point and

multidrop (one driver and multiple receivers) data

transmission over controlled impedance media of

approximately 100 Ω. The transmission media

may be printed-circuit board traces, backplanes,

or cables. The ultimate rate and distance of

data transfer depends on the attenuation

characteristics of the media and the noise

coupling to the environment.

10 3A

GND

SN65LVDS9637D (Marked as DK637 or LVDS37)

SN65LVDS9637DGN (Marked as L37)

SN65LVDS9637DGK (Marked as AXF)

(TOP VIEW)

The SN65LVDS32, SN65LVDS3486, and

SN65LVDS9637 are characterized for operation

from −40°C to 85°C. The SN55LVDS32 is

characterized for operation from −55°C to 125°C.

GND

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of

Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PowerPAD is a trademark of Texas Instruments.

ꢒꢕ ꢚ ꢅꢛ ꢘ ꢖꢏ ꢚ ꢁ ꢅ ꢗꢖꢗ ꢜꢝ ꢞ ꢟꢠ ꢡ ꢢꢣ ꢜꢟꢝ ꢜꢤ ꢥꢦ ꢠ ꢠ ꢧꢝꢣ ꢢꢤ ꢟꢞ ꢨꢦꢩ ꢪꢜꢥ ꢢꢣ ꢜꢟꢝ ꢫꢢ ꢣꢧ ꢬ

ꢒꢠ ꢟ ꢫꢦꢥ ꢣ ꢤ ꢥ ꢟꢝ ꢞꢟ ꢠ ꢡ ꢣ ꢟ ꢤ ꢨꢧ ꢥ ꢜꢞ ꢜꢥꢢ ꢣꢜ ꢟꢝꢤ ꢨꢧ ꢠ ꢣꢭ ꢧ ꢣꢧ ꢠ ꢡꢤ ꢟꢞ ꢖꢧꢮ ꢢꢤ ꢏꢝꢤ ꢣꢠ ꢦꢡ ꢧꢝꢣ ꢤ

ꢤ ꢣ ꢢ ꢝꢫ ꢢ ꢠꢫ ꢯ ꢢ ꢠꢠ ꢢ ꢝ ꢣꢰꢬ ꢒꢠ ꢟ ꢫꢦꢥ ꢣꢜꢟꢝ ꢨꢠ ꢟꢥ ꢧꢤ ꢤꢜ ꢝꢱ ꢫꢟꢧ ꢤ ꢝꢟꢣ ꢝꢧ ꢥꢧ ꢤꢤ ꢢꢠ ꢜꢪ ꢰ ꢜꢝꢥ ꢪꢦꢫ ꢧ

ꢣ ꢧ ꢤ ꢣꢜ ꢝꢱ ꢟꢞ ꢢ ꢪꢪ ꢨꢢ ꢠ ꢢ ꢡ ꢧ ꢣ ꢧ ꢠ ꢤ ꢬ

ꢚ ꢝ ꢨ ꢠ ꢟꢫ ꢦꢥ ꢣꢤ ꢥꢟ ꢡꢨ ꢪꢜ ꢢꢝ ꢣ ꢣꢟ ꢲꢏ ꢃꢑ ꢒꢕ ꢔ ꢑꢆꢋꢂ ꢆꢂꢈ ꢢꢪꢪ ꢨꢢ ꢠ ꢢ ꢡꢧ ꢣꢧꢠ ꢤ ꢢ ꢠ ꢧ ꢣꢧ ꢤꢣꢧ ꢫ

ꢦ ꢝꢪ ꢧꢤꢤ ꢟ ꢣꢭꢧ ꢠ ꢯꢜ ꢤꢧ ꢝ ꢟꢣꢧ ꢫꢬ ꢚ ꢝ ꢢꢪ ꢪ ꢟ ꢣꢭꢧ ꢠ ꢨꢠ ꢟ ꢫꢦꢥ ꢣꢤ ꢈ ꢨꢠ ꢟ ꢫꢦꢥ ꢣꢜꢟ ꢝ

ꢨ ꢠ ꢟꢥꢧ ꢤꢤꢜ ꢝꢱ ꢫ ꢟꢧꢤ ꢝ ꢟꢣ ꢝ ꢧꢥꢧꢤ ꢤꢢꢠ ꢜ ꢪꢰ ꢜ ꢝꢥꢪ ꢦ ꢫꢧ ꢣꢧꢤ ꢣꢜꢝ ꢱ ꢟꢞ ꢢ ꢪꢪ ꢨꢢ ꢠ ꢢ ꢡꢧ ꢣꢧꢠ ꢤ ꢬ

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

12 3 4 5 6 7...37

中文翻译

下载PDF

SNJ55LVDS32FK 替代型号

型号	品牌	替代类型	描述	数据表
5962-9762201Q2A	TI	类似代替	HIGH-SPEED DIFFERENTIAL LINE RECEIVERS

与SNJ55LVDS32FK相关器件

型号	品牌	获取价格	描述	数据表
SNJ55LVDS32J	TI	获取价格	HIGH-SPEED DIFFERENTIAL LINE RECEIVERS
SNJ55LVDS32W	TI	获取价格	HIGH-SPEED DIFFERENTIAL LINE RECEIVERS
SNJ74128	TI	获取价格	LINE DRIVERS
SNJ7433N	TI	获取价格	QUADRUPLE 2-INPUT POSITIVE-NOR BUFFERS WITH OPEN-COLLECTOR OUTPUTS
SNJ74ALS873B	TI	获取价格	DUAL 4-BIT D-TYPE LATCHES WITH 3-STATE OUTPUTS
SNJ74AS873A	TI	获取价格	DUAL 4-BIT D-TYPE LATCHES WITH 3-STATE OUTPUTS
SNJ74HC240	TI	获取价格	OCTAL BUFFERS AND DRIVERS WITH 3-STATE OUTPUTS
SNJ74HC373DB	TI	获取价格	OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS
SNJ74HC373DW	TI	获取价格	OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS
SNJ74HC373N	TI	获取价格	OCTAL TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS

与SNJ55LVDS32FK相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

14
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

8
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

36
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

31

产品中心

服务支持

精选活动

关于我们

帮助中心

SNJ55LVDS32FK

SNJ55LVDS32FK 技术参数

SNJ55LVDS32FK 数据手册

SNJ55LVDS32FK 替代型号

与SNJ55LVDS32FK相关器件

与SNJ55LVDS32FK相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SNJ55LVDS32FK

SNJ55LVDS32FK 技术参数

SNJ55LVDS32FK 数据手册

SNJ55LVDS32FK 替代型号

与SNJ55LVDS32FK相关器件

与SNJ55LVDS32FK相关文章

您还可以找

您在本页遇到什么问题？