5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> SNJ54LVTH541W
SNJ54LVTH541W PDF预览

SNJ54LVTH541W

更新时间： 2024-11-03 21:53:51
品牌 Logo 应用领域
德州仪器 - TI 驱动器输出元件
页数 文件大小 规格书
13页 308K
描述
3.3-V ABT OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

SNJ54LVTH541W 技术参数

生命周期：Obsolete零件包装代码：DFP
包装说明：DFP, FL20,.3针数：20
Reach Compliance Code：unknown风险等级：5.84
其他特性：WITH DUAL OUTPUT ENABLE控制类型：ENABLE LOW
系列：LVTJESD-30 代码：R-GDFP-F20
长度：13.09 mm负载电容（CL）：50 pF
逻辑集成电路类型：BUS DRIVER最大I（ol）：0.048 A
位数：8功能数量：1
端口数量：2端子数量：20
最高工作温度：125 °C最低工作温度：-55 °C
输出特性：3-STATE输出极性：TRUE
封装主体材料：CERAMIC, GLASS-SEALED封装代码：DFP
封装等效代码：FL20,.3封装形状：RECTANGULAR
封装形式：FLATPACK包装方法：TUBE
电源：3.3 V最大电源电流（ICC）：5 mA
Prop。Delay @ Nom-Sup：3.7 ns传播延迟（tpd）：4 ns
认证状态：Not Qualified筛选级别：MIL-PRF-38535
座面最大高度：2.54 mm子类别：Bus Driver/Transceivers
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：2.7 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：BICMOS温度等级：MILITARY
端子形式：FLAT端子节距：1.27 mm
端子位置：DUAL宽度：6.92 mm
Base Number Matches：1

SNJ54LVTH541W 数据手册

 浏览型号SNJ54LVTH541W的Datasheet PDF文件第2页浏览型号SNJ54LVTH541W的Datasheet PDF文件第3页浏览型号SNJ54LVTH541W的Datasheet PDF文件第4页浏览型号SNJ54LVTH541W的Datasheet PDF文件第5页浏览型号SNJ54LVTH541W的Datasheet PDF文件第6页浏览型号SNJ54LVTH541W的Datasheet PDF文件第7页 
ꢀ
ꢁ
ꢂ
ꢃ
ꢄ
ꢅ
ꢆ
ꢇ
ꢂ
ꢃ
ꢈ
ꢉ
ꢋ ꢌꢋ ꢍꢅ ꢎꢏꢆ ꢐ ꢑꢆꢎꢄ ꢏꢒꢓ ꢓ ꢔꢕꢀ ꢖ ꢗꢕ ꢘ ꢅꢔ ꢕ  
ꢀ
ꢁ
ꢊ
ꢃ
ꢄ
ꢅ
ꢆ
ꢇ
ꢂ
ꢃ
ꢈ
ꢀ
ꢀ
ꢙ
ꢘ
ꢆ
ꢇ
ꢋ
ꢍ
ꢀ
ꢆ
ꢎ
ꢆ
ꢔ
ꢐ
ꢒ
ꢆ
ꢚ
ꢒ
ꢆ
SCBS682G − MARCH 1997 − REVISED OCTOBER 2003  
SN54LVTH541 . . . J OR W PACKAGE  
SN74LVTH541 . . . DB, DW, NS, OR PW PACKAGE  
(TOP VIEW)  
D
D
D
D
D
Support Mixed-Mode Signal Operation (5-V  
Input and Output Voltages With 3.3-V V  
)
CC  
Typical V  
<0.8 V at V  
(Output Ground Bounce)  
OLP  
CC  
= 3.3 V, T = 25°C  
A
OE1  
A1  
A2  
A3  
A4  
A5  
A6  
A7  
A8  
V
CC  
OE2  
Y1  
1
2
3
4
5
6
7
8
9
20  
19  
18  
Support Unregulated Battery Operation  
Down to 2.7 V  
17 Y2  
16 Y3  
15 Y4  
14 Y5  
13 Y6  
12 Y7  
11 Y8  
I
and Power-Up 3-State Support Hot  
off  
Insertion  
Bus Hold on Data Inputs Eliminates the  
Need for External Pullup/Pulldown  
Resistors  
D
D
Latch-Up Performance Exceeds 500 mA Per  
JESD 17  
GND 10  
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
SN54LVTH541 . . . FK PACKAGE  
(TOP VIEW)  
description/ordering information  
3
2
1 20 19  
18  
These octal buffers/drivers are designed  
Y1  
Y2  
Y3  
Y4  
Y5  
A3  
A4  
A5  
A6  
A7  
4
5
6
7
8
specifically for low-voltage (3.3-V) V  
operation,  
CC  
17  
16  
15  
14  
but with the capability to provide a TTL interface  
to a 5-V system environment.  
The ’LVTH541 devices are ideal for driving bus  
lines or buffer-memory address registers. These  
devices feature inputs and outputs on opposite  
sides of the package that facilitate printed circuit  
board layout.  
9 10 11 12 13  
The 3-state control gate is a 2-input AND gate with active-low inputs so that, if either output-enable (OE1 or OE2)  
input is high, all outputs are in the high-impedance state.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
Tube  
SN74LVTH541DW  
SN74LVTH541DWR  
SN74LVTH541NSR  
SN74LVTH541DBR  
SN74LVTH541PW  
SN74LVTH541PWR  
SNJ54LVTH541J  
SOIC − DW  
LVTH541  
Tape and reel  
Tape and reel  
Tape and reel  
Tube  
SOP − NS  
LVTH541  
LXH541  
−40°C to 85°C  
SSOP − DB  
TSSOP − PW  
LXH541  
Tape and reel  
Tube  
CDIP − J  
CFP − W  
LCCC - FK  
SNJ54LVTH541J  
SNJ54LVTH541W  
SNJ54LVTH541FK  
−55°C to 125°C  
Tube  
SNJ54LVTH541W  
SNJ54LVTH541FK  
Tube  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2003, Texas Instruments Incorporated  
ꢒ ꢁ ꢄꢔꢀꢀ ꢐ ꢆꢇ ꢔꢕꢙ ꢘꢀ ꢔ ꢁ ꢐꢆꢔꢗ ꢛꢜ ꢝꢞ ꢟꢠꢡ ꢢꢣꢤ ꢥꢛ ꢡꢠ ꢥꢛꢦ ꢝꢥꢞ ꢚꢕ ꢐ ꢗ ꢒ ꢑꢆ ꢘꢐ ꢁ  
ꢌ
ꢗ
ꢎ
ꢆ
ꢎ
ꢝ
ꢥ
ꢧ
ꢠ
ꢨ
ꢣ
ꢦ
ꢛ
ꢝ
ꢠ
ꢥ
ꢡ
ꢢ
ꢨ
ꢨ
ꢤ
ꢥ
ꢛ
ꢦ
ꢞ
ꢠ
ꢧ
ꢩ
ꢢ
ꢪ
ꢫ
ꢝ
ꢡ
ꢦ
ꢛ
ꢝ
ꢠ
ꢥ
ꢟ
ꢦ
ꢛ
ꢤ
ꢚ
ꢨ
ꢠ
ꢟ
ꢢ
ꢡ
ꢛ
ꢞ
ꢡ
ꢠ
ꢥ
ꢧ
ꢠ
ꢨ
ꢣ
ꢛ
ꢠ
ꢞ
ꢩ
ꢤ
ꢡ
ꢝ
ꢧ
ꢝ
ꢡ
ꢦ
ꢛ
ꢝ
ꢠ
ꢥ
ꢞ
ꢩ
ꢤ
ꢨ
ꢛ
ꢜ
ꢤ
ꢛ
ꢤ
ꢨ
ꢣ
ꢞ
ꢠ
ꢧ
ꢆ
ꢤ
ꢬ
ꢦ
ꢞ
ꢘ
ꢥ
ꢞ
ꢛ
ꢨ
ꢢ
ꢣ
ꢤ
ꢥ
ꢛ
ꢞ
ꢞ
ꢛ
ꢦ
ꢥ
ꢟ
ꢦ
ꢨ
ꢟ
ꢭ
ꢦ
ꢨ
ꢨ
ꢦ
ꢥ
ꢛ
ꢮ
ꢌ
ꢚ
ꢨ
ꢠ
ꢟ
ꢢ
ꢡ
ꢛ
ꢝ
ꢩꢦ ꢨ ꢦ ꢣ ꢤ ꢛ ꢤ ꢨ ꢞ ꢌ  
ꢠ
ꢥ
ꢩ
ꢨ
ꢠ
ꢡ
ꢤ
ꢞ
ꢞ
ꢝ
ꢥ
ꢯ
ꢟ
ꢠ
ꢤ
ꢞ
ꢥ
ꢠ
ꢛ
ꢥ
ꢤ
ꢡ
ꢤ
ꢞ
ꢞ
ꢦ
ꢨ
ꢝ
ꢫ
ꢮ
ꢝ
ꢥ
ꢡ
ꢫ
ꢢ
ꢟ
ꢤ
ꢛ
ꢤ
ꢞ
ꢛ
ꢝ
ꢥ
ꢯ
ꢠ
ꢧ
ꢦ
ꢫ
ꢫ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...13

中文翻译

下载PDF

与SNJ54LVTH541W相关器件

型号 品牌 获取价格 描述 数据表
SNJ54LVTH543FK TI

获取价格

 		3.3 V ABT OCTAL REGISTERED TRANSCEIVERS WITH 3 STATE OUTPUTS
SNJ54LVTH543JT TI

获取价格

 		3.3 V ABT OCTAL REGISTERED TRANSCEIVERS WITH 3 STATE OUTPUTS
SNJ54LVTH543W TI

获取价格

 		3.3 V ABT OCTAL REGISTERED TRANSCEIVERS WITH 3 STATE OUTPUTS
SNJ54LVTH573FK TI

获取价格

 		3.3V ABT OCTAL TRANSPARENT D TYPE LATCHES WITH 3 STATE OUTPUTS
SNJ54LVTH573J TI

获取价格

 		3.3V ABT OCTAL TRANSPARENT D TYPE LATCHES WITH 3 STATE OUTPUTS
SNJ54LVTH573W TI

获取价格

 		3.3V ABT OCTAL TRANSPARENT D TYPE LATCHES WITH 3 STATE OUTPUTS
SNJ54LVTH574FK TI

获取价格

 		3.3V ABT OCTAL EDGE-TRIGGERED D-TYPE FLIP FLOPS WITH 3 STATE OUTPUTS
SNJ54LVTH574J TI

获取价格

 		3.3V ABT OCTAL EDGE-TRIGGERED D-TYPE FLIP FLOPS WITH 3 STATE OUTPUTS
SNJ54LVTH574W TI

获取价格

 		3.3V ABT OCTAL EDGE-TRIGGERED D-TYPE FLIP FLOPS WITH 3 STATE OUTPUTS
SNJ54LVTH646FK TI

获取价格

 		具有三态输出的 3.3V ABT 八路总线收发器和寄存器 | FK | 28 | -55

与SNJ54LVTH541W相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证