5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> SNJ54LVTH125W
SNJ54LVTH125W PDF预览

SNJ54LVTH125W

更新时间： 2024-11-25 23:03:19
品牌 Logo 应用领域
德州仪器 - TI 总线驱动器总线收发器逻辑集成电路输出元件信息通信管理
页数 文件大小 规格书
15页 411K
描述
3.3-V ABT QUADRUPLE BUS BUFFERS WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

SNJ54LVTH125W 技术参数

生命周期：Obsolete零件包装代码：DFP
包装说明：CERAMIC, DFP-14针数：14
Reach Compliance Code：unknown风险等级：5.84
Is Samacsys：N控制类型：ENABLE LOW
系列：LVTJESD-30 代码：R-GDFP-F14
长度：9.21 mm负载电容（CL）：50 pF
逻辑集成电路类型：BUS DRIVER最大I（ol）：0.048 A
位数：1功能数量：4
端口数量：2端子数量：14
最高工作温度：125 °C最低工作温度：-55 °C
输出特性：3-STATE输出极性：TRUE
封装主体材料：CERAMIC, GLASS-SEALED封装代码：DFP
封装等效代码：FL14,.25封装形状：RECTANGULAR
封装形式：FLATPACK包装方法：TUBE
电源：3.3 VProp。Delay @ Nom-Sup：4.2 ns
传播延迟（tpd）：5.1 ns认证状态：Not Qualified
筛选级别：MIL-PRF-38535座面最大高度：2.03 mm
子类别：Bus Driver/Transceivers最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：2.7 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：BICMOS
温度等级：MILITARY端子形式：FLAT
端子节距：1.27 mm端子位置：DUAL
宽度：6.29 mmBase Number Matches：1

SNJ54LVTH125W 数据手册

 浏览型号SNJ54LVTH125W的Datasheet PDF文件第2页浏览型号SNJ54LVTH125W的Datasheet PDF文件第3页浏览型号SNJ54LVTH125W的Datasheet PDF文件第4页浏览型号SNJ54LVTH125W的Datasheet PDF文件第5页浏览型号SNJ54LVTH125W的Datasheet PDF文件第6页浏览型号SNJ54LVTH125W的Datasheet PDF文件第7页 
ꢀ
ꢁ
ꢂ
ꢃ
ꢄ
ꢅ
ꢆ
ꢇ
ꢈ
ꢉ
ꢂ
ꢊ
ꢀ
ꢁ
ꢋ
ꢃ
ꢌ ꢍꢌ ꢎꢅ ꢏꢐꢆ ꢑ ꢒꢏꢓꢔ ꢒꢕꢄ ꢖ ꢐꢒꢀ ꢐ ꢒꢗ ꢗꢖ ꢔ  
ꢄ
ꢅ
ꢆ
ꢇ
ꢈ
ꢉ
ꢂ
ꢀ
ꢀ
ꢘ
ꢙ
ꢆ
ꢇ
ꢌ
ꢎ
ꢀ
ꢆ
ꢏ
ꢆ
ꢖ
ꢚ
ꢒ
ꢆ
ꢕ
ꢒ
ꢆ
SCBS703I − AUGUST 1997 − REVISED OCTOBER 2003  
D
D
D
D
Support Mixed-Mode Signal Operation (5-V  
Input and Output Voltages With 3.3-V V  
D
Bus Hold on Data Inputs Eliminates the  
Need for External Pullup/Pulldown  
Resistors  
)
CC  
Support Unregulated Battery Operation  
Down to 2.7 V  
D
D
Latch-Up Performance Exceeds 500 mA Per  
JESD 17  
Typical V  
<0.8 V at V  
(Output Ground Bounce)  
OLP  
CC  
= 3.3 V, T = 25°C  
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
A
I
and Power-Up 3-State Support Hot  
off  
Insertion  
SN74LVTH125 . . . RGY PACKAGE  
(TOP VIEW)  
SN54LVTH125 . . . FK PACKAGE  
(TOP VIEW)  
SN54LVTH125 . . . J OR W PACKAGE  
SN74LVTH125 . . . D, DB, DGV, NS,  
OR PW PACKAGE  
(TOP VIEW)  
1
14  
1
2
3
4
5
6
7
14  
13  
12  
11  
10  
9
1OE  
1A  
1Y  
2OE  
2A  
2Y  
V
CC  
4OE  
3
2
1
20 19  
18 4A  
1A  
1Y  
13 4OE  
12 4A  
1Y  
NC  
2
3
4
5
6
4
5
6
7
8
17  
16  
15  
14  
NC  
4Y  
4A  
4Y  
3OE  
3A  
3Y  
11  
10  
9
2OE  
2A  
4Y  
2OE  
NC  
3OE  
3A  
NC  
3OE  
2Y  
2A  
9 10 11 12 13  
7
8
8
GND  
NC − No internal connection  
description/ordering information  
These bus buffers are designed specifically for low-voltage (3.3-V) V  
provide a TTL interface to a 5-V system environment.  
operation, but with the capability to  
CC  
The ’LVTH125 devices feature independent line drivers with 3-state outputs. Each output is in the  
high-impedance state when the associated output-enable (OE) input is high.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
QFN − RGY  
SOIC − D  
Tape and reel  
Tube  
SN74LVTH125RGYR  
SN74LVTH125D  
LXH125  
LVTH125  
Tape and reel  
Tape and reel  
Tape and reel  
Tube  
SN74LVTH125DR  
SN74LVTH125NSR  
SN74LVTH125DBR  
SN74LVTH125PW  
SN74LVTH125PWR  
SN74LVTH125DGVR  
SNJ54LVTH125J  
SOP − NS  
LVTH125  
LXH125  
−40°C to 85°C  
SSOP − DB  
TSSOP − PW  
LXH125  
Tape and reel  
Tape and reel  
Tube  
TVSOP − DGV  
CDIP − J  
LXH125  
SNJ54LVTH125J  
SNJ54LVTH125W  
SNJ54LVTH125FK  
CFP − W  
Tube  
SNJ54LVTH125W  
SNJ54LVTH125FK  
−55°C to 125°C  
LCCC − FK  
Tube  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are  
available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2003, Texas Instruments Incorporated  
ꢒ ꢁ ꢄꢖꢀꢀ ꢚ ꢆꢇ ꢖꢔꢘ ꢙꢀ ꢖ ꢁ ꢚꢆꢖꢓ ꢛꢜ ꢝꢞ ꢟꢠꢡ ꢢꢣꢤ ꢥꢛ ꢡꢠ ꢥꢛꢦ ꢝꢥꢞ ꢕꢔ ꢚ ꢓ ꢒ ꢧꢆ ꢙꢚ ꢁ  
ꢛ
ꢓ
ꢏ
ꢆ
ꢏ
ꢝ
ꢥ
ꢨ
ꢠ
ꢩ
ꢣ
ꢦ
ꢛ
ꢝ
ꢠ
ꢥ
ꢡ
ꢢ
ꢩ
ꢩ
ꢤ
ꢥ
ꢛ
ꢦ
ꢞ
ꢠ
ꢨ
ꢪ
ꢢ
ꢫ
ꢬ
ꢝ
ꢡ
ꢦ
ꢛ
ꢝ
ꢠ
ꢥ
ꢟ
ꢦ
ꢤ
ꢍ
ꢕ
ꢩ
ꢠ
ꢟ
ꢢ
ꢡ
ꢛ
ꢞ
ꢡ
ꢠ
ꢥ
ꢨ
ꢠ
ꢩ
ꢣ
ꢛ
ꢠ
ꢞ
ꢪ
ꢤ
ꢡ
ꢝ
ꢨ
ꢝ
ꢡ
ꢦ
ꢛ
ꢝ
ꢠ
ꢥ
ꢞ
ꢪ
ꢤ
ꢩ
ꢛ
ꢜ
ꢤ
ꢛ
ꢤ
ꢩ
ꢣ
ꢞ
ꢠ
ꢨ
ꢆ
ꢤ
ꢭ
ꢦ
ꢞ
ꢙ
ꢥ
ꢞ
ꢛ
ꢩ
ꢢ
ꢣ
ꢤ
ꢥ
ꢛ
ꢞ
ꢞ
ꢛ
ꢦ
ꢥ
ꢟ
ꢦ
ꢩ
ꢟ
ꢮ
ꢦ
ꢩ
ꢩ
ꢦ
ꢥ
ꢛ
ꢯ
ꢍ
ꢕ
ꢩ
ꢠ
ꢟ
ꢢ
ꢡ
ꢛ
ꢝ
ꢠ
ꢥ
ꢪꢦ ꢩ ꢦ ꢣ ꢤ ꢛ ꢤ ꢩ ꢞ ꢍ  
ꢪ
ꢩ
ꢠ
ꢡ
ꢤ
ꢞ
ꢞ
ꢝ
ꢥ
ꢰ
ꢟ
ꢠ
ꢤ
ꢞ
ꢥ
ꢠ
ꢛ
ꢥ
ꢤ
ꢡ
ꢤ
ꢞ
ꢞ
ꢦ
ꢩ
ꢝ
ꢬ
ꢯ
ꢝ
ꢥ
ꢡ
ꢬ
ꢢ
ꢟ
ꢤ
ꢛ
ꢤ
ꢞ
ꢛ
ꢝ
ꢥ
ꢰ
ꢠ
ꢨ
ꢦ
ꢬ
ꢬ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...15

中文翻译

下载PDF

与SNJ54LVTH125W相关器件

型号 品牌 获取价格 描述 数据表
SNJ54LVTH126FK TI

获取价格

 		3.3-V ABT QUADRUPLE BUS BUFFERS WITH 3-STATE OUTPUTS
SNJ54LVTH126J TI

获取价格

 		3.3-V ABT QUADRUPLE BUS BUFFERS WITH 3-STATE OUTPUTS
SNJ54LVTH126W TI

获取价格

 		3.3-V ABT QUADRUPLE BUS BUFFERS WITH 3-STATE OUTPUTS
SNJ54LVTH162241WD TI

获取价格

 		LVT SERIES, QUAD 4-BIT DRIVER, TRUE OUTPUT, CDFP48
SNJ54LVTH162244WD TI

获取价格

 		3.3-V ABT 16-BIT BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SNJ54LVTH162245WD TI

获取价格

 		3.3-V ABT 16-BIT BUS TRANSCEIVERS WITH 3-STATE OUTPUTS
SNJ54LVTH162373WD TI

获取价格

 		3.3-V ABT 16-BIT TRANSPARENT D-TYPE LATCHES WITH 3-STATE OUTPUTS
SNJ54LVTH162374WD TI

获取价格

 		3.3 V ABT 16BIT EDGE - TRIGGERED D TYPE FLIP FLOPS WITH 3 STATE OUTPUTS
SNJ54LVTH16241WD TI

获取价格

 		LVT SERIES, QUAD 4-BIT DRIVER, TRUE OUTPUT, CDFP48, 0.380 INCH, 0.635 MM PITCH, FINE PITCH
SNJ54LVTH16244AWD TI

获取价格

 		3.3-V ABT 16-BIT BUFFERS/DRIVERS WITH 3-STATE OUTPUTS

与SNJ54LVTH125W相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证