5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 移位寄存器> SNJ54AHCT595J
SNJ54AHCT595J PDF预览

SNJ54AHCT595J

更新时间： 2024-02-22 05:44:47
品牌 Logo 应用领域
德州仪器 - TI 移位寄存器输出元件
页数 文件大小 规格书
16页 415K
描述
8-BIT SHIFT REGISTERS WITH 3-STATE OUTPUT REGISTERS

阅读下载

中文翻译

获取价格

SNJ54AHCT595J 技术参数

生命周期：Obsolete零件包装代码：DIP
包装说明：DIP, DIP16,.3针数：16
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.63其他特性：PARALLEL OUTPUT IS REGISTERED; UNREGISTERED SERIAL OUTPUT AVAILABLE
计数方向：RIGHT系列：AHCT/VHCT/VT
JESD-30 代码：R-GDIP-T16长度：19.56 mm
逻辑集成电路类型：SERIAL IN PARALLEL OUT最大频率@ Nom-Sup：85000000 Hz
位数：8功能数量：1
端子数量：16最高工作温度：125 °C
最低工作温度：-55 °C输出特性：3-STATE
输出极性：TRUE封装主体材料：CERAMIC, GLASS-SEALED
封装代码：DIP封装等效代码：DIP16,.3
封装形状：RECTANGULAR封装形式：IN-LINE
电源：5 V传播延迟（tpd）：11.4 ns
认证状态：Not Qualified筛选级别：MIL-PRF-38535
座面最大高度：5.08 mm子类别：Shift Registers
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：CMOS温度等级：MILITARY
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL触发器类型：POSITIVE EDGE
宽度：7.62 mm最小 fmax：115 MHz
Base Number Matches：1

SNJ54AHCT595J 数据手册

 浏览型号SNJ54AHCT595J的Datasheet PDF文件第2页浏览型号SNJ54AHCT595J的Datasheet PDF文件第3页浏览型号SNJ54AHCT595J的Datasheet PDF文件第4页浏览型号SNJ54AHCT595J的Datasheet PDF文件第5页浏览型号SNJ54AHCT595J的Datasheet PDF文件第6页浏览型号SNJ54AHCT595J的Datasheet PDF文件第7页 
ꢀ
ꢁ
ꢂ
ꢃ
ꢄ
ꢅ
ꢆ
ꢇ
ꢂ
ꢈ
ꢂ
ꢉ
ꢀ
ꢁ
ꢊ
ꢃ
ꢋ ꢌꢍꢎ ꢇ ꢀꢅꢎ ꢏ ꢇ ꢐꢑ ꢒ ꢎꢀ ꢇꢑ ꢐ  
ꢄ
ꢅ
ꢆ
ꢇ
ꢂ
ꢈ
ꢂ
ꢀ
ꢀ
ꢓ
ꢎ
ꢇ
ꢅ
ꢔ
ꢌ
ꢀ
ꢇ
ꢄ
ꢇ
ꢑ
ꢕ
ꢖ
ꢇ
ꢗ
ꢖ
ꢇ
ꢐ
ꢑ
ꢒ
ꢎ
ꢀ
ꢇ
ꢑ
ꢐ
SCLS374L − MAY 1997 − REVISED FEBRUARY 2004  
SN54AHCT595 . . . J OR W PACKAGE  
SN74AHCT595 . . . D, DB, N, NS, OR PW PACKAGE  
(TOP VIEW)  
D
D
D
D
Inputs Are TTL-Voltage Compatible  
8-Bit Serial-In, Parallel-Out Shift  
Shift Register Has Direct Clear  
Q
Q
V
CC  
1
2
3
4
5
6
7
8
16  
15  
14  
13  
B
Latch-Up Performance Exceeds 100 mA Per  
JESD 78, Class II  
Q
C
D
A
Q
SER  
OE  
D
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
Q
E
Q
12 RCLK  
F
11  
10  
9
Q
SRCLK  
SRCLR  
G
− 1000-V Charged-Device Model (C101)  
Q
H
GND  
Q
H′  
description/ordering information  
The ’AHCT595 devices contain an 8-bit serial-in,  
parallel-out shift register that feeds an 8-bit D-type  
storage register. The storage register has parallel  
3-state outputs. Separate clocks are provided for  
the shift and storage registers. The shift register  
has a direct overriding clear (SRCLR) input, serial  
(SER) input, and serial outputs for cascading.  
When the output-enable (OE) input is high, the  
outputs are in the high-impedance state.  
SN54AHCT595 . . . FK PACKAGE  
(TOP VIEW)  
3
2
1 20 19  
18  
SER  
OE  
Q
4
5
6
7
8
D
Q
17  
16  
E
NC  
NC  
15 RCLK  
14  
9 10 11 12 13  
Q
F
Both the shift register clock (SRCLK) and storage  
register clock (RCLK) are positive-edge triggered.  
If both clocks are connected together, the shift  
register always is one clock pulse ahead of the  
storage register.  
SRCLK  
Q
G
NC − No internal connection  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
PDIP − N  
SOIC − D  
Tube  
SN74AHCT595N  
SN74AHCT595N  
Tube  
SN74AHCT595D  
AHCT595  
Tape and reel  
Tape and reel  
Tape and reel  
Tube  
SN74AHCT595DR  
SN74AHCT595NSR  
SN74AHCT595DBR  
SN74AHCT595PW  
SN74AHCT595PWR  
SNJ54AHCT595J  
SNJ54AHCT595W  
SNJ54AHCT595FK  
SOP − NS  
AHCT595  
HB595  
−40°C to 85°C  
SSOP − DB  
TSSOP − PW  
HB595  
Tape and reel  
Tube  
CDIP − J  
CFP − W  
LCCC − FK  
SNJ54AHCT595J  
SNJ54AHCT595W  
SNJ54AHCT595FK  
Tube  
−55°C to 125°C  
Tube  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines  
are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2004, Texas Instruments Incorporated  
ꢖ ꢁ ꢘꢑꢀꢀ ꢕ ꢇꢅ ꢑꢐꢓ ꢎꢀ ꢑ ꢁ ꢕꢇꢑꢙ ꢚꢛ ꢜꢝ ꢞꢟꢠ ꢡꢢꢣ ꢤꢚ ꢠꢟ ꢤꢚꢥ ꢜꢤꢝ ꢗꢐ ꢕ ꢙ ꢖ ꢆꢇ ꢎꢕ ꢁ  
ꢚ
ꢙ
ꢄ
ꢇ
ꢄ
ꢜ
ꢤ
ꢦ
ꢟ
ꢧ
ꢢ
ꢥ
ꢚ
ꢜ
ꢟ
ꢤ
ꢠ
ꢡ
ꢧ
ꢧ
ꢣ
ꢤ
ꢚ
ꢥꢝ  
ꢟ
ꢦ
ꢨ
ꢡ
ꢩ
ꢪ
ꢜ
ꢠ
ꢥ
ꢚ
ꢜ
ꢟ
ꢤ
ꢞ
ꢥ
ꢣ
ꢫ
ꢗ
ꢧ
ꢟ
ꢞ
ꢡ
ꢠ
ꢚ
ꢝ
ꢠ
ꢟ
ꢤ
ꢦ
ꢟ
ꢧ
ꢢ
ꢚ
ꢟ
ꢝ
ꢨ
ꢣ
ꢠ
ꢜ
ꢦ
ꢜ
ꢠ
ꢥ
ꢚ
ꢜ
ꢟ
ꢤ
ꢝ
ꢨ
ꢣ
ꢧ
ꢚ
ꢛ
ꢣ
ꢚ
ꢣ
ꢧ
ꢢ
ꢝ
ꢟ
ꢦ
ꢇ
ꢣ
ꢬ
ꢥ
ꢝ
ꢎ
ꢤ
ꢝ
ꢚ
ꢧ
ꢡ
ꢢ
ꢣꢤ  
ꢚ
ꢝ
ꢝꢚ  
ꢥ
ꢤ
ꢞ
ꢥ
ꢧ
ꢞ
ꢭ
ꢥ
ꢧ
ꢧ
ꢥ
ꢤ
ꢚ
ꢮ
ꢫ
ꢗ
ꢧ
ꢟ
ꢞ
ꢡ
ꢠ
ꢚ
ꢜ
ꢟ
ꢤ
ꢨꢥ ꢧ ꢥ ꢢ ꢣ ꢚ ꢣ ꢧ ꢝ ꢫ  
ꢨ
ꢧ
ꢟ
ꢠ
ꢣ
ꢝ
ꢝ
ꢜ
ꢤ
ꢯ
ꢞ
ꢟ
ꢣꢝ  
ꢤ
ꢟ
ꢚ
ꢤ
ꢣ
ꢠ
ꢣ
ꢝ
ꢝ
ꢥ
ꢧ
ꢜ
ꢪ
ꢮ
ꢜ
ꢤ
ꢠ
ꢪ
ꢡ
ꢞ
ꢣ
ꢚ
ꢣ
ꢝ
ꢚ
ꢜ
ꢤ
ꢯ
ꢟ
ꢦ
ꢥ
ꢪ
ꢪ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...16

中文翻译

下载PDF

与SNJ54AHCT595J相关器件

型号 品牌 获取价格 描述 数据表
SNJ54AHCT595W TI

获取价格

 		8-BIT SHIFT REGISTERS WITH 3-STATE OUTPUT REGISTERS
SNJ54AHCT74FK TI

获取价格

 		DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SNJ54AHCT74J TI

获取价格

 		DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SNJ54AHCT74W TI

获取价格

 		DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SNJ54AHCT86FK TI

获取价格

 		QUADRUPLE 2-INPUT EXCLUSIVE-OR GATES
SNJ54AHCT86FKR TI

获取价格

 		AHCT/VHCT/VT SERIES, QUAD 2-INPUT XOR GATE, CQCC20, CERAMIC, LCC-20
SNJ54AHCT86J TI

获取价格

 		QUADRUPLE 2-INPUT EXCLUSIVE-OR GATES
SNJ54AHCT86W TI

获取价格

 		QUADRUPLE 2-INPUT EXCLUSIVE-OR GATES
SNJ54AHCT86WR TI

获取价格

 		AHCT/VHCT/VT SERIES, QUAD 2-INPUT XOR GATE, CDFP14, CERAMIC, DFP-14
SNJ54AHCU04FK TI

获取价格

 		HEX INVERTERS

与SNJ54AHCT595J相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证