5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> SNJ54AC245J
SNJ54AC245J PDF预览

SNJ54AC245J

更新时间： 2024-11-20 05:04:39
品牌 Logo 应用领域
德州仪器 - TI 总线驱动器总线收发器触发器逻辑集成电路输出元件
页数 文件大小 规格书
19页 589K
描述
OCTAL BUS TRANSCEIVERS WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

SNJ54AC245J 技术参数

生命周期：Active零件包装代码：DIP
包装说明：DIP-20针数：20
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
Factory Lead Time：6 weeks风险等级：5.12
Is Samacsys：N其他特性：WITH DIRECTION CONTROL
控制类型：COMMON CONTROL计数方向：BIDIRECTIONAL
系列：ACJESD-30 代码：R-GDIP-T20
长度：24.195 mm负载电容（CL）：50 pF
逻辑集成电路类型：BUS TRANSCEIVER最大I（ol）：0.024 A
位数：8功能数量：1
端口数量：2端子数量：20
最高工作温度：125 °C最低工作温度：-55 °C
输出特性：3-STATE输出极性：TRUE
封装主体材料：CERAMIC, GLASS-SEALED封装代码：DIP
封装等效代码：DIP20,.3封装形状：RECTANGULAR
封装形式：IN-LINE包装方法：TUBE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：3.3/5 V
最大电源电流（ICC）：0.04 mAProp。Delay @ Nom-Sup：11.5 ns
传播延迟（tpd）：11.5 ns认证状态：Not Qualified
施密特触发器：No筛选级别：MIL-PRF-38535
座面最大高度：5.08 mm子类别：Bus Driver/Transceivers
最大供电电压 (Vsup)：6 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：3.3 V表面贴装：NO
技术：CMOS温度等级：MILITARY
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
翻译：N/A宽度：7.62 mm
Base Number Matches：1

SNJ54AC245J 数据手册

 浏览型号SNJ54AC245J的Datasheet PDF文件第2页浏览型号SNJ54AC245J的Datasheet PDF文件第3页浏览型号SNJ54AC245J的Datasheet PDF文件第4页浏览型号SNJ54AC245J的Datasheet PDF文件第5页浏览型号SNJ54AC245J的Datasheet PDF文件第6页浏览型号SNJ54AC245J的Datasheet PDF文件第7页 
ꢀ
ꢁ
ꢂ
ꢃ
ꢄ
ꢅ
ꢆ
ꢃ
ꢂ
ꢇ
ꢀ
ꢁ
ꢈ
ꢉ ꢅꢊꢄꢋ ꢌꢍꢀ ꢊ ꢎꢄꢁꢀꢅ ꢏ ꢐꢑ ꢏ ꢎ  
ꢃ
ꢄ
ꢅ
ꢆ
ꢃ
ꢂ
ꢀ
ꢀ
ꢒ
ꢐ
ꢊ
ꢓ
ꢔ
ꢕ
ꢀ
ꢊ
ꢄ
ꢊ
ꢏ
ꢉ
ꢍ
ꢊ
ꢖ
ꢍ
ꢊ
SCAS461F − FEBRUARY 1995 − REVISED OCTOBER 2003  
SN54AC245 . . . J OR W PACKAGE  
SN74AC245 . . . DB, DW, N, NS, OR PW PACKAGE  
(TOP VIEW)  
D
D
D
2-V to 6-V V  
Operation  
CC  
Inputs Accept Voltages to 6 V  
Max t of 7 ns at 5 V  
pd  
DIR  
A1  
A2  
A3  
A4  
A5  
A6  
A7  
V
CC  
19 OE  
1
2
3
4
5
6
7
8
9
10  
20  
description/ordering information  
18  
17  
16  
15  
14  
13  
12  
11  
B1  
B2  
B3  
B4  
B5  
B6  
B7  
B8  
The ’AC245 octal bus transceivers are designed  
for asynchronous two-way communication  
between data buses. The control-function  
implementation minimizes external timing  
requirements.  
When the output-enable (OE) is low, the device  
passes noninverted data from the A bus to the B  
bus or from the B bus to the A bus, depending on  
the logic level at the direction control (DIR) input.  
A high on OE disables the device so that the buses  
are effectively isolated.  
A8  
GND  
SN54AC245 . . . FK PACKAGE  
(TOP VIEW)  
To ensure the high-impedance state during power  
up or power down, OE should be tied to V  
CC  
through a pullup resistor; the minimum value of  
the resistor is determined by the current-sinking  
capability of the driver.  
3
2
1
20 19  
18  
B1  
B2  
B3  
A3  
A4  
A5  
A6  
A7  
4
5
6
7
8
17  
16  
15 B4  
14 B5  
9 10 11 12 13  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
PDIP − N  
Tube  
SN74AC245N  
SN74AC245N  
Tube  
SN74AC245DW  
SN74AC245DWR  
SN74AC245NSR  
SN74AC245DBR  
SN74AC245PW  
SN74AC245PWR  
SNJ54AC245J  
SOIC − DW  
AC245  
Tape and reel  
Tape and reel  
Tape and reel  
Tube  
SOP − NS  
AC245  
AC245  
−40°C to 85°C  
SSOP − DB  
TSSOP − PW  
AC245  
Tape and reel  
Tube  
CDIP − J  
CFP − W  
LCCC − FK  
SNJ54AC245J  
SNJ54AC245W  
SNJ54AC245FK  
Tube  
SNJ54AC245W  
SNJ54AC245FK  
−55°C to 125°C  
Tube  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are  
available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
ꢖ
ꢖ
ꢎ
ꢉ
ꢧ
ꢗ
ꢢ
ꢞ
ꢍ
ꢅ
ꢠ
ꢊ
ꢡ
ꢫ
ꢐ
ꢛ
ꢉ
ꢙ
ꢜ
ꢁ
ꢚ
ꢗ
ꢄ
ꢊ
ꢄ
ꢘ
ꢙ
ꢣ
ꢢ
ꢚ
ꢛ
ꢡ
ꢡ
ꢜ
ꢝ
ꢞ
ꢞ
ꢙ
ꢟ
ꢟ
ꢘ
ꢘ
ꢤ
ꢛ
ꢛ
ꢜ
ꢙ
ꢙ
ꢛ
ꢘ
ꢠ
ꢠ
ꢤ
ꢠ
ꢡ
ꢢ
ꢜ
ꢜ
ꢣ
ꢣ
ꢙ
ꢟ
ꢞ
ꢝ
ꢠ
ꢠ
ꢠ
ꢙ
ꢛ
ꢚ
ꢤ
ꢢ
ꢥ
ꢠ
ꢠ
ꢦ
ꢘ
ꢡ
ꢞ
ꢠ
ꢟ
ꢘ
ꢟ
ꢬ
ꢛ
ꢜ
ꢙ
ꢢ
ꢧ
ꢞ
ꢙ
ꢧ
ꢟ
ꢟ
ꢣ
ꢠ
ꢣ
ꢨ
Copyright 2003, Texas Instruments Incorporated  
ꢉ ꢙ ꢤ ꢜ ꢛꢧ ꢢꢡ ꢟꢠ ꢡꢛ ꢝꢤ ꢦꢘ ꢞꢙ ꢟ ꢟꢛ ꢮꢐ ꢋꢕ ꢖꢎ ꢯ ꢕꢔꢰꢂ ꢔꢂꢇ ꢞꢦꢦ ꢤꢞ ꢜ ꢞ ꢝꢣ ꢟꢣꢜ ꢠ ꢞ ꢜ ꢣ ꢟꢣ ꢠꢟꢣ ꢧ  
ꢜ
ꢛ
ꢡ
ꢟ
ꢛ
ꢜ
ꢝ
ꢟ
ꢛ
ꢠ
ꢤ
ꢘ
ꢚ
ꢘ
ꢡ
ꢣ
ꢜ
ꢟ
ꢩ
ꢟ
ꢣ
ꢜ
ꢛ
ꢚ
ꢊ
ꢣ
ꢪ
ꢞ
ꢐ
ꢙ
ꢝ
ꢣ
ꢠ
ꢟ
ꢞ
ꢙ
ꢧ
ꢜ
ꢧ
ꢞ
ꢟ ꢣ ꢠ ꢟꢘ ꢙꢭ ꢛꢚ ꢞ ꢦꢦ ꢤꢞ ꢜ ꢞ ꢝ ꢣ ꢟ ꢣ ꢜ ꢠ ꢨ  
ꢜ
ꢞ
ꢙ
ꢟ
ꢬ
ꢨ
ꢖ
ꢜ
ꢛ
ꢧ
ꢟ
ꢘ
ꢛ
ꢡ
ꢣ
ꢠ
ꢘ
ꢙ
ꢭ
ꢧ
ꢛ
ꢣ
ꢛ
ꢟ
ꢙ
ꢣ
ꢡ
ꢣ
ꢠ
ꢞ
ꢜ
ꢘ
ꢦ
ꢘ
ꢙ
ꢡ
ꢦ
ꢢ
ꢢ ꢙꢦ ꢣꢠꢠ ꢛ ꢟꢩꢣ ꢜ ꢫꢘ ꢠꢣ ꢙ ꢛꢟꢣ ꢧꢨ ꢉ ꢙ ꢞꢦ ꢦ ꢛ ꢟꢩꢣ ꢜ ꢤꢜ ꢛ ꢧꢢꢡ ꢟꢠ ꢇ ꢤꢜ ꢛ ꢧꢢꢡ ꢟꢘꢛ ꢙ  
ꢟ
ꢤ
ꢜ
ꢛ
ꢡ
ꢣ
ꢠ
ꢠ
ꢘ
ꢙ
ꢭ
ꢧ
ꢛ
ꢣ
ꢠ
ꢙ
ꢛ
ꢟ
ꢙ
ꢣ
ꢡ
ꢣ
ꢠ
ꢠ
ꢞ
ꢜ
ꢘ
ꢦ
ꢬ
ꢘ
ꢙ
ꢡ
ꢦ
ꢢ
ꢧ
ꢣ
ꢟ
ꢣ
ꢠ
ꢘ
ꢙ
ꢭ
ꢛ
ꢚ
ꢞ
ꢦ
ꢦ
ꢤ
ꢞ
ꢜ
ꢞ
ꢝꢣ  
ꢟ
ꢣ
ꢜ
ꢠ
ꢨ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...19

中文翻译

下载PDF

SNJ54AC245J 替代型号

型号 品牌 替代类型 描述 数据表
CD74AC245EE4 TI

完全替代

 Octal-Bus Transceiver, Three-State, Non-Inverting
CD54AC245F3A TI

完全替代

 Octal-Bus Transceiver, Three-State, Non-Inverting
5962-8775801RA TI

完全替代

 OCTAL BUS TRANSCEIVERS WITH 3-STATE OUTPUTS

与SNJ54AC245J相关器件

型号 品牌 获取价格 描述 数据表
SNJ54AC245W TI

获取价格

 		OCTAL BUS TRANSCEIVERS WITH 3-STATE OUTPUTS
SNJ54AC32FK TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SNJ54AC32J TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SNJ54AC32W TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SNJ54AC373FK TI

获取价格

 		OCTAL D-TYPE TRANSPARENT LATCHES WITH 3-STATE OUTPUTS
SNJ54AC373J TI

获取价格

 		OCTAL D-TYPE TRANSPARENT LATCHES WITH 3-STATE OUTPUTS
SNJ54AC373W TI

获取价格

 		OCTAL D-TYPE TRANSPARENT LATCHES WITH 3-STATE OUTPUTS
SNJ54AC374FK TI

获取价格

 		OCTAL D TYPE EDGE TRIGGERED FLIP FLOPS WITH 3 STATE OUTPUTS
SNJ54AC374J TI

获取价格

 		OCTAL D TYPE EDGE TRIGGERED FLIP FLOPS WITH 3 STATE OUTPUTS
SNJ54AC374W TI

获取价格

 		OCTAL D TYPE EDGE TRIGGERED FLIP FLOPS WITH 3 STATE OUTPUTS

与SNJ54AC245J相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证