5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SN74SSTV16859RGQR
SN74SSTV16859RGQR PDF预览

SN74SSTV16859RGQR

更新时间： 2024-01-20 23:16:44
品牌 Logo 应用领域
德州仪器 - TI 输出元件输入元件
页数 文件大小 规格书
10页 166K
描述
13-BIT TO 26-BIT REGISTERED BUFFER WITH SSTL 2 INPUTS AND OUTPUTS

阅读下载

中文翻译

获取价格

SN74SSTV16859RGQR 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：QFN包装说明：HVQCCN, LCC56,.31SQ,20
针数：56Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.39.00.01
风险等级：7.03系列：SSTV
JESD-30 代码：S-PQCC-N56长度：8 mm
逻辑集成电路类型：D FLIP-FLOP湿度敏感等级：3
位数：13功能数量：1
端子数量：56最高工作温度：70 °C
最低工作温度：输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：HVQCCN
封装等效代码：LCC56,.31SQ,20封装形状：SQUARE
封装形式：CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE峰值回流温度（摄氏度）：235
电源：2.5 V传播延迟（tpd）：2.8 ns
认证状态：Not Qualified座面最大高度：1 mm
子类别：Other Logic ICs最大供电电压 (Vsup)：2.7 V
最小供电电压 (Vsup)：2.3 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子形式：NO LEAD
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：NOT SPECIFIED触发器类型：POSITIVE EDGE
宽度：8 mm最小 fmax：200 MHz
Base Number Matches：1

SN74SSTV16859RGQR 数据手册

 浏览型号SN74SSTV16859RGQR的Datasheet PDF文件第2页浏览型号SN74SSTV16859RGQR的Datasheet PDF文件第3页浏览型号SN74SSTV16859RGQR的Datasheet PDF文件第4页浏览型号SN74SSTV16859RGQR的Datasheet PDF文件第5页浏览型号SN74SSTV16859RGQR的Datasheet PDF文件第6页浏览型号SN74SSTV16859RGQR的Datasheet PDF文件第7页 
ꢀꢁ ꢂꢃ ꢀꢀ ꢄꢅ ꢆꢇ ꢈꢉ ꢊ  
ꢆ ꢋ ꢌꢍꢎ ꢄ ꢄ ꢏ ꢐ ꢇ ꢌꢍꢎ ꢄ ꢑꢒ ꢓꢎ ꢀꢄ ꢒꢑꢒꢔ ꢍ ꢕꢖ ꢖꢒ ꢑ  
ꢗ ꢎꢄ ꢘ ꢀꢀ ꢄꢙ ꢚ ꢐ ꢎꢁ ꢛꢕꢄ ꢀ ꢜꢁꢔ ꢏ ꢕꢄ ꢛꢕ ꢄꢀ  
SCES297D − FEBRUARY 2000 − REVISED AUGUST 2004  
DGG PACKAGE  
(TOP VIEW)  
D
D
Member of the Texas Instruments  
WidebusFamily  
1-to-2 Outputs to Support Stacked DDR  
DIMMs  
1
64  
63  
62  
61  
60  
59  
58  
57  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
Q13A  
Q12A  
Q11A  
Q10A  
Q9A  
V
DDQ  
2
GND  
D13  
D12  
D
Supports SSTL_2 Data Inputs  
3
D
Outputs Meet SSTL_2 Class II  
Specifications  
4
5
V
V
CC  
6
V
D
D
D
Differential Clock (CLK and CLK) Inputs  
DDQ  
DDQ  
7
GND  
Q8A  
Q7A  
Q6A  
Q5A  
Q4A  
Q3A  
Q2A  
GND  
Q1A  
Q13B  
GND  
D11  
D10  
D9  
GND  
D8  
Supports LVCMOS Switching Levels on the  
RESET Input  
8
9
RESET Input Disables Differential Input  
Receivers, Resets All Registers, and  
Forces All Outputs Low  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
29  
30  
31  
32  
D
D
D
Pinout Optimizes DIMM PCB Layout  
D7  
Latch-Up Performance Exceeds 100 mA Per  
JESD 78, Class II  
RESET  
GND  
CLK  
CLK  
V
V
V
D6  
GND  
D5  
D4  
D3  
GND  
V
V
D2  
D1  
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
V
DDQ  
DDQ  
Q12B  
Q11B  
Q10B  
Q9B  
Q8B  
Q7B  
CC  
description/ordering information  
REF  
This 13-bit to 26-bit registered buffer is designed  
for 2.3-V to 2.7-V V  
operation.  
CC  
All inputs are SSTL_2, except the LVCMOS reset  
(RESET) input. All outputs are SSTL_2, Class II  
compatible.  
Q6B  
GND  
V
DDQ  
Q5B  
DDQ  
CC  
The SN74SSTV16859 operates from a differential  
clock (CLK and CLK). Data are registered at the  
crossing of CLK going high and CLK going low.  
Q4B  
Q3B  
Q2B  
Q1B  
GND  
V
DDQ  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
T
PACKAGE  
QFN − RGQ  
A
SN74SSTV16859RGQR  
SN74SSTV16859RGQ8  
(Tin−Pb Finish)  
Tape and reel  
SS859  
0°C to 70°C  
QFN − RGQ  
(Matte−Tin Finish)  
TSSOP − DGG  
Tape and reel SN74SSTV16859DGGR  
SSTV16859  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines  
are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Widebus is a trademark of Texas Instruments.  
ꢛ
ꢛ
ꢑ
ꢏ
ꢭ
ꢔ
ꢨ
ꢕ
ꢝ
ꢦ
ꢄ
ꢧ
ꢎ
ꢡ
ꢏ
ꢟ
ꢁ
ꢠ
ꢔ
ꢜ
ꢄ
ꢜ
ꢞ
ꢟ
ꢩ
ꢠ
ꢡ
ꢧ
ꢢ
ꢣ
ꢤ
ꢤ
ꢥ
ꢥ
ꢞ
ꢞ
ꢡ
ꢡ
ꢟ
ꢟ
ꢞ
ꢦ
ꢦ
ꢪ
ꢧ
ꢨ
ꢢ
ꢢ
ꢩ
ꢩ
ꢟ
ꢥ
ꢤ
ꢣ
ꢦ
ꢦ
ꢡ
ꢠ
ꢪ
ꢄꢩ  
ꢨ
ꢫ
ꢦ
ꢬ
ꢞ
ꢧ
ꢤ
ꢦ
ꢥ
ꢞ
ꢥ
ꢡ
ꢢ
ꢟ
ꢨ
ꢭ
ꢤ
ꢟ
ꢥ
ꢥ
ꢩ
ꢦ
ꢮ
Copyright 2004, Texas Instruments Incorporated  
ꢢ
ꢡ
ꢧ
ꢥ
ꢡ
ꢢ
ꢣ
ꢥ
ꢡ
ꢦ
ꢪ
ꢞ
ꢠ
ꢞ
ꢧ
ꢩ
ꢢ
ꢥ
ꢯ
ꢥ
ꢩ
ꢢ
ꢡ
ꢠ
ꢰ
ꢤ
ꢎ
ꢟ
ꢣ
ꢩ
ꢦ
ꢥ
ꢤ
ꢟ
ꢭ
ꢤ
ꢢ
ꢭ
ꢱ
ꢤ
ꢥ ꢩ ꢦ ꢥꢞ ꢟꢳ ꢡꢠ ꢤ ꢬꢬ ꢪꢤ ꢢ ꢤ ꢣ ꢩ ꢥ ꢩ ꢢ ꢦ ꢮ  
ꢢ
ꢢ
ꢤ
ꢟ
ꢥ
ꢲ
ꢮ
ꢛ
ꢢ
ꢡ
ꢭ
ꢨ
ꢧ
ꢥ
ꢞ
ꢡ
ꢟ
ꢪ
ꢢ
ꢡ
ꢧ
ꢩ
ꢦ
ꢦ
ꢞ
ꢟ
ꢳ
ꢭ
ꢡ
ꢩ
ꢦ
ꢟ
ꢡ
ꢥ
ꢟ
ꢩ
ꢧ
ꢩ
ꢦ
ꢦ
ꢤ
ꢢ
ꢞ
ꢬ
ꢲ
ꢞ
ꢟ
ꢧ
ꢬ
ꢨ
ꢭ
ꢩ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...10

中文翻译

下载PDF

与SN74SSTV16859RGQR相关器件

型号 品牌 获取价格 描述 数据表
SN74SSTV32852 TI

获取价格

 		24-BIT TO 48-BIT REGISTERED BUFFER WITH SSTL_2 INPUTS AND OUTPUTS
SN74SSTV32852_09 TI

获取价格

 		24-BIT TO 48-BIT REGISTERED BUFFER WITH SSTL_2 INPUTS AND OUTPUTS
SN74SSTV32852-EP TI

获取价格

 		24-BIT TO 48-BIT REGISTERED BUFFER WITH SSTL_2 INPUTS AND OUTPUTS
SN74SSTV32852GKFR TI

获取价格

 		24-BIT TO 48-BIT REGISTERED BUFFER WITH SSTL_2 INPUTS AND OUTPUTS
SN74SSTV32852ZKFR TI

获取价格

 		24-BIT TO 48-BIT REGISTERED BUFFER WITH SSTL_2 INPUTS AND OUTPUTS
SN74SSTV32867-EP TI

获取价格

 		26-BIT REGISTERED BUFFER WITH SSTL_2 INPUTS AND LVCMOS OUTPUTS
SN74SSTV32877 TI

获取价格

 		26-BIT REGISTERED BUFFER WITH SSTL_2 INPUTS AND OUTPUTS
SN74SSTV32877GKER TI

获取价格

 		26-Bit Registered Buffer with SSTL_2 Inputs and Outputs 96-LFBGA 0 to 70
SN74SSTVF16857 TI

获取价格

 		14 BIT REGISTERED BUFFER WITH SSTL 2 INPUT AND OUTPUTS
SN74SSTVF16857_09 TI

获取价格

 		14 BIT REGISTERED BUFFER WITH SSTL 2 INPUT AND OUTPUTS

与SN74SSTV16859RGQR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证