Datasheet > 逻辑 > 栅极> SN74LVC2G08DCUT

SN74LVC2G08DCUT

更新时间： 2024-11-26 23:06:23

品牌	Logo	应用领域
德州仪器 - TI		栅极逻辑集成电路光电二极管输入元件
页数	文件大小	规格书
12页	318K
描述
DUAL 2 INPUT POSITIVE AND GATE

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

SN74LVC2G08DCUT 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	SOIC
包装说明：	VSSOP, TSSOP8,.12,20	针数：	8
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	Factory Lead Time：	1 week
风险等级：	0.8	Samacsys Confidence：	3
Samacsys Status：	Released	Samacsys PartID：	250535
Samacsys Pin Count：	8	Samacsys Part Category：	Integrated Circuit
Samacsys Package Category：	Small Outline Packages	Samacsys Footprint Name：	DCU (R-PDSO-G8)
Samacsys Released Date：	2016-03-31 01:43:22	Is Samacsys：	N
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-G8
JESD-609代码：	e4	长度：	2.3 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	AND GATE
最大I（ol）：	0.032 A	湿度敏感等级：	1
功能数量：	2	输入次数：	2
端子数量：	8	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	VSSOP
封装等效代码：	TSSOP8,.12,20	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, VERY THIN PROFILE, SHRINK PITCH	包装方法：	TR
峰值回流温度（摄氏度）：	260	电源：	3.3 V
最大电源电流（ICC）：	0.01 mA	Prop。Delay @ Nom-Sup：	4.7 ns
传播延迟（tpd）：	9 ns	认证状态：	Not Qualified
施密特触发器：	NO	座面最大高度：	0.9 mm
子类别：	Gates	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	1.65 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	2 mm	Base Number Matches：	1

SN74LVC2G08DCUT 数据手册

ꢀꢁ ꢂꢃ ꢄꢅ ꢆꢇ ꢈ ꢉꢊ

ꢋꢌꢍ ꢄ ꢇ ꢎꢏꢁ ꢐꢌꢑ ꢐꢒ ꢀꢏ ꢑ ꢏꢅꢓ ꢎꢍ ꢁꢋ ꢈ ꢍꢑꢓ

SCES198J − APRIL 1999 − REVISED SEPTEMBER 2003

DCT OR DCU PACKAGE

(TOP VIEW)

Available in the Texas Instruments

NanoStar and NanoFree Packages

Supports 5-V V

Operation

Inputs Accept Voltages to 5.5 V

Max t of 4.7 ns at 3.3 V

Low Power Consumption, 10-µA Max I

GND

24-mA Output Drive at 3.3 V

Typical V

<0.8 V at V

(Output Ground Bounce)

= 3.3 V, T = 25°C

YEA, YEP, YZA, OR YZP PACKAGE

(BOTTOM VIEW)

OLP

Typical V

(Output V

Undershoot)

OHV

4 5

3 6

2 7

1 8

GND

>2 V at V

= 3.3 V, T = 25°C

Supports Partial-Power-Down Mode

off

Operation

Latch-Up Performance Exceeds 100 mA Per

JESD 78, Class II

ESD Protection Exceeds JESD 22

− 2000-V Human-Body Model (A114-A)

− 1000-V Charged-Device Model (C101)

description/ordering information

This dual 2-input positive-AND gate is designed for 1.65-V to 5.5-V V

operation.

Y + A • B or Y + A ) B

The SN74LVC2G08 performs the Boolean function

in positive logic.

ORDERING INFORMATION

ORDERABLE

PART NUMBER

TOP-SIDE

MARKING

†

PACKAGE

NanoStar − WCSP (DSBGA)

‡

SN74LVC2G08YEAR

0.17-mm Small Bump − YEA

NanoFree − WCSP (DSBGA)

0.17-mm Small Bump − YZA (Pb-free)

SN74LVC2G08YZAR

SN74LVC2G08YEPR

SN74LVC2G08YZPR

Reel of 3000

_ _ _CE_

NanoStar − WCSP (DSBGA)

0.23-mm Large Bump − YEP

−40°C to 85°C

NanoFree − WCSP (DSBGA)

0.23-mm Large Bump − YZP (Pb-free)

SSOP − DCT

Reel of 3000

SN74LVC2G08DCTR

SN74LVC2G08DCUR

C08_ _ _

C08_

VSSOP − DCU

Reel of 250

SN74LVC2G08DCUT

†

‡

Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available at

www.ti.com/sc/package.

DCT: The actual top-side marking has three additional characters that designate the year, month, and assembly/test site.

DCU: The actual top-side marking has one additional character that designates the assembly/test site.

YEA/YZA, YEP/YZP: The actual top-side marking has three preceding characters to denote year, month, and sequence code,

and one following character to designate the assembly/test site. Pin 1 identifier indicates solder-bump composition

^{(1 = SnPb,}• = Pb-free).

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of

Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

NanoStar and NanoFree are trademarks of Texas Instruments.

ꢐ

ꢔ

ꢒ

ꢤ

ꢋ

ꢟ

ꢌ

ꢆ

ꢝ

ꢑ

ꢞ

ꢏ

ꢘ

ꢒ

ꢖ

ꢁ

ꢗ

ꢋ

ꢍ

ꢑ

ꢍ

ꢕ

ꢖ

ꢠ

ꢗ

ꢘ

ꢞ

ꢙ

ꢚ

ꢛ

ꢜ

ꢕ

ꢘ

ꢖ

ꢕ

ꢝ

ꢡ

ꢞ

ꢟ

ꢙ

ꢠ

ꢖ

ꢜ

ꢛ

ꢚ

ꢝ

ꢘ

ꢗ

ꢡ

ꢑꢠ

ꢟ

ꢢ

ꢝ

ꢣ

ꢕ

ꢞ

ꢛ

ꢝ

ꢜ

ꢕ

ꢜ

ꢘ

ꢙ

ꢖ

ꢟ

ꢤ

ꢛ

ꢖ

ꢜ

ꢠ

ꢝ

ꢥ

ꢙ

ꢘ

ꢞ

ꢜ

ꢘ

ꢙ

ꢚ

ꢜ

ꢘ

ꢝ

ꢡ

ꢕ

ꢗ

ꢕ

ꢞ

ꢠ

ꢙ

ꢜ

ꢦ

ꢜ

ꢠ

ꢙ

ꢘ

ꢗ

ꢧ

ꢛ

ꢏ

ꢖ

ꢚ

ꢠ

ꢝ

ꢜ

ꢛ

ꢖ

ꢤ

ꢛ

ꢙ

ꢤ

ꢨ

ꢛ

ꢜ ꢠ ꢝ ꢜꢕ ꢖꢪ ꢘꢗ ꢛ ꢣꢣ ꢡꢛ ꢙ ꢛ ꢚ ꢠ ꢜ ꢠ ꢙ ꢝ ꢥ

ꢙ

ꢛ

ꢖ

ꢜ

ꢩ

ꢥ

ꢐ

ꢙ

ꢘ

ꢤ

ꢟ

ꢞ

ꢜ

ꢕ

ꢘ

ꢖ

ꢡ

ꢙ

ꢘ

ꢞ

ꢠ

ꢝ

ꢕ

ꢖ

ꢪ

ꢤ

ꢘ

ꢠ

ꢝ

ꢖ

ꢘ

ꢜ

ꢖ

ꢠ

ꢞ

ꢠ

ꢝ

ꢛ

ꢙ

ꢕ

ꢣ

ꢩ

ꢕ

ꢖ

ꢞ

ꢣ

ꢟ

ꢤ

ꢠ

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

12 3 4 5 6 7...12

中文翻译

下载PDF

SN74LVC2G08DCUT 替代型号

型号	品牌	替代类型	描述	数据表
SN74LVC2G08DCUTE4	TI	完全替代	DUAL 2-INPUT POSITIVE-AND GATE
SN74LVC2G08DCURG4	TI	类似代替	DUAL 2-INPUT POSITIVE-AND GATE
SN74LVC2G08DCUR	TI	类似代替	DUAL 2 INPUT POSITIVE AND GATE

与SN74LVC2G08DCUT相关器件

型号	品牌	获取价格	描述	数据表
SN74LVC2G08DCUTE4	TI	获取价格	DUAL 2-INPUT POSITIVE-AND GATE
SN74LVC2G08DCUTG4	TI	获取价格	DUAL 2-INPUT POSITIVE-AND GATE
SN74LVC2G08-EP	TI	获取价格	DUAL 2-INPUT POSITIVE-AND GATE
SN74LVC2G08IDCTRQ1	TI	获取价格	DUAL 2-INPUT POSITIVE-AND GATE
SN74LVC2G08IDCURQ1	TI	获取价格	DUAL 2-INPUT POSITIVE-AND GATE
SN74LVC2G08MDCUREP	TI	获取价格	DUAL 2-INPUT POSITIVE-AND GATE
SN74LVC2G08-Q1	TI	获取价格	DUAL 2-INPUT POSITIVE-AND GATE
SN74LVC2G08-Q1_V01	TI	获取价格	SN74LVC2G08-Q1 Dual 2-Input Positive-AND Gate
SN74LVC2G08QDCURQ1	TI	获取价格	SN74LVC2G08-Q1 Dual 2-Input Positive-AND Gate
SN74LVC2G08YEAR	TI	获取价格	DUAL 2 INPUT POSITIVE AND GATE

与SN74LVC2G08DCUT相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

46
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

34
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

63
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

60

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LVC2G08DCUT

SN74LVC2G08DCUT 技术参数

SN74LVC2G08DCUT 数据手册

SN74LVC2G08DCUT 替代型号

与SN74LVC2G08DCUT相关器件

与SN74LVC2G08DCUT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LVC2G08DCUT

SN74LVC2G08DCUT 技术参数

SN74LVC2G08DCUT 数据手册

SN74LVC2G08DCUT 替代型号

与SN74LVC2G08DCUT相关器件

与SN74LVC2G08DCUT相关文章

您还可以找

您在本页遇到什么问题？