是否无铅: | 不含铅 | 是否Rohs认证: | 符合 |
生命周期: | Active | 零件包装代码: | SOIC |
包装说明: | SC-70, 6 PIN | 针数: | 6 |
Reach Compliance Code: | compliant | HTS代码: | 8542.39.00.01 |
Factory Lead Time: | 6 weeks | 风险等级: | 1.07 |
Is Samacsys: | N | 系列: | LVC/LCX/Z |
JESD-30 代码: | R-PDSO-G6 | JESD-609代码: | e4 |
长度: | 2 mm | 负载电容(CL): | 50 pF |
逻辑集成电路类型: | NAND GATE | 最大I(ol): | 0.032 A |
湿度敏感等级: | 1 | 功能数量: | 1 |
输入次数: | 3 | 端子数量: | 6 |
最高工作温度: | 125 °C | 最低工作温度: | -40 °C |
输出特性: | 3-STATE | 封装主体材料: | PLASTIC/EPOXY |
封装代码: | TSSOP | 封装等效代码: | TSSOP6,.08 |
封装形状: | RECTANGULAR | 封装形式: | SMALL OUTLINE, THIN PROFILE, SHRINK PITCH |
包装方法: | TR | 峰值回流温度(摄氏度): | 260 |
电源: | 3.3 V | 最大电源电流(ICC): | 0.01 mA |
Prop。Delay @ Nom-Sup: | 5 ns | 传播延迟(tpd): | 18 ns |
认证状态: | Not Qualified | 施密特触发器: | NO |
座面最大高度: | 1.1 mm | 子类别: | Gates |
最大供电电压 (Vsup): | 5.5 V | 最小供电电压 (Vsup): | 1.65 V |
标称供电电压 (Vsup): | 3.3 V | 表面贴装: | YES |
技术: | CMOS | 温度等级: | AUTOMOTIVE |
端子面层: | Nickel/Palladium/Gold (Ni/Pd/Au) | 端子形式: | GULL WING |
端子节距: | 0.65 mm | 端子位置: | DUAL |
处于峰值回流温度下的最长时间: | NOT SPECIFIED | 宽度: | 1.25 mm |
Base Number Matches: | 1 |
型号 | 品牌 | 替代类型 | 描述 | 数据表 |
74LVC1G10DBVRG4 | TI |
完全替代 ![]() |
SINGLE 3-INPUT POSITIVE-NAND GATE |
![]() |
SN74LVC1G10DCKR | TI |
完全替代 ![]() |
SINGLE 3 INPUT POSITIVE NAND GATE |
![]() |
型号 | 品牌 | 获取价格 | 描述 | 数据表 |
SN74LVC1G10DRYR | TI |
获取价格 |
Single 3-Input Positive-NAND Gate 6-SON -40 to 125 |
![]() |
SN74LVC1G10DSFR | TI |
获取价格 |
单路 3 输入、1.65V 至 5.5V 与非门 | DSF | 6 | -40 to 1 |
![]() |
SN74LVC1G10YEPR | TI |
获取价格 |
SINGLE 3 INPUT POSITIVE NAND GATE |
![]() |
SN74LVC1G10YZPR | TI |
获取价格 |
SINGLE 3 INPUT POSITIVE NAND GATE |
![]() |
SN74LVC1G11 | TI |
获取价格 |
SINGLE 3 INPUT POSITIVE AND GATE |
![]() |
SN74LVC1G11_07 | TI |
获取价格 |
SINGLE 3-INPUT POSITIVE-AND GATE |
![]() |
SN74LVC1G11_10 | TI |
获取价格 |
SINGLE 3-INPUT POSITIVE-AND GATE |
![]() |
SN74LVC1G11_15 | TI |
获取价格 |
Single 3-Input Positive-AND Gate |
![]() |
SN74LVC1G11DBV | TI |
获取价格 |
LVC/LCX/Z SERIES, 3-INPUT AND GATE, PDSO6 |
![]() |
SN74LVC1G11DBVR | TI |
获取价格 |
SINGLE 3 INPUT POSITIVE AND GATE |
![]() |