5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 栅极> SN74LVC10DR
SN74LVC10DR PDF预览

SN74LVC10DR

更新时间： 2024-11-06 13:13:51
品牌 Logo 应用领域
德州仪器 - TI 输入元件
页数 文件大小 规格书
8页 122K
描述
Triple 3-Input Positive-NAND Gate 14-SOIC -40 to 85

阅读下载

中文翻译

获取价格

SN74LVC10DR 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete包装说明：SOP, SOP14,.25
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
Factory Lead Time：1 week风险等级：5.24
系列：LVC/LCX/ZJESD-30 代码：R-PDSO-G14
长度：8.65 mm负载电容（CL）：50 pF
逻辑集成电路类型：NAND GATE最大I（ol）：0.024 A
功能数量：3输入次数：3
端子数量：14最高工作温度：85 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装等效代码：SOP14,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
包装方法：TAPE AND REEL峰值回流温度（摄氏度）：NOT SPECIFIED
电源：3.3 VProp。Delay @ Nom-Sup：6 ns
传播延迟（tpd）：6 ns认证状态：Not Qualified
施密特触发器：NO座面最大高度：1.75 mm
子类别：Gates最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：2 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：3.9 mm
Base Number Matches：1

SN74LVC10DR 数据手册

 浏览型号SN74LVC10DR的Datasheet PDF文件第2页浏览型号SN74LVC10DR的Datasheet PDF文件第3页浏览型号SN74LVC10DR的Datasheet PDF文件第4页浏览型号SN74LVC10DR的Datasheet PDF文件第5页浏览型号SN74LVC10DR的Datasheet PDF文件第6页浏览型号SN74LVC10DR的Datasheet PDF文件第7页 
SN74LVC10A  
TRIPLE 3-INPUT POSITIVE-NAND GATE  
SCAS284G – JANUARY 1993 – REVISED OCTOBER 1998  
D, DB, OR PW PACKAGE  
(TOP VIEW)  
EPIC (Enhanced-Performance Implanted  
CMOS) Submicron Process  
ESD Protection Exceeds 2000 V Per  
MIL-STD-883, Method 3015; Exceeds 200 V  
Using Machine Model (C = 200 pF, R = 0)  
1A  
1B  
2A  
2B  
2C  
V
CC  
1
2
3
4
5
6
7
14  
13  
12  
11  
1C  
1Y  
3C  
Latch-Up Performance Exceeds 250 mA Per  
JESD 17  
10 3B  
Typical V  
< 0.8 V at V  
(Output Ground Bounce)  
OLP  
2Y  
GND  
3A  
3Y  
9
8
= 3.3 V, T = 25°C  
CC  
A
Typical V  
> 2 V at V  
(Output V  
Undershoot)  
OHV  
CC  
OH  
= 3.3 V, T = 25°C  
A
Inputs Accept Voltages to 5.5 V  
Package Options Include Plastic  
Small-Outline (D), Shrink Small-Outline  
(DB), and Thin Shrink Small-Outline (PW)  
Packages  
description  
This triple 3-input positive-NAND gate is designed for 1.65-V to 3.6-V V  
operation.  
CC  
The SN74LVC10A performs the Boolean function Y = A • B • C or Y = A + B + C in positive logic.  
Inputs can be driven from either 3.3-V or 5-V devices. This feature allows the use of these devices as translators  
in a mixed 3.3-V/5-V system environment.  
The SN74LVC10A is characterized for operation from –40°C to 85°C.  
FUNCTION TABLE  
(each gate)  
INPUTS  
OUTPUT  
Y
A
H
L
B
H
X
L
C
H
X
X
L
L
H
H
H
X
X
X
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
EPIC is a trademark of Texas Instruments Incorporated.  
Copyright 1998, Texas Instruments Incorporated  
PRODUCTION DATA information is current as of publication date.  
Products conform to specifications per the terms of Texas Instruments  
standard warranty. Production processing does not necessarily include  
testing of all parameters.  
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
12345678

中文翻译

下载PDF

SN74LVC10DR 替代型号

型号 品牌 替代类型 描述 数据表
SN74LVC10ADT TI

功能相似

 TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LVC10ADR TI

功能相似

 TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LVC10AD TI

功能相似

 TRIPLE 3-INPUT POSITIVE-NAND GATE

与SN74LVC10DR相关器件

型号 品牌 获取价格 描述 数据表
SN74LVC10PW TI

获取价格

 		LVC/LCX/Z SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14
SN74LVC112A TI

获取价格

 		DUAL NEGATIVE-EDGE-TRIGGERED J-K FLIP-FLOP WITH CLEAR AND PRESET
SN74LVC112AD TI

获取价格

 		DUAL NEGATIVE-EDGE-TRIGGERED J-K FLIP-FLOP WITH CLEAR AND PRESET
SN74LVC112ADB TI

获取价格

 		DUAL NEGATIVE-EDGE-TRIGGERED J-K FLIP-FLOP WITH CLEAR AND PRESET
SN74LVC112ADBLE TI

获取价格

 		DUAL NEGATIVE-EDGE-TRIGGERED J-K FLIP-FLOP WITH CLEAR AND PRESET
SN74LVC112ADBR TI

获取价格

 		DUAL NEGATIVE-EDGE-TRIGGERED J-K FLIP-FLOP WITH CLEAR AND PRESET
SN74LVC112ADBRE4 TI

获取价格

 		DUAL NEGATIVE-EDGE-TRIGGERED J-K FLIP-FLOP WITH CLEAR AND PRESET
SN74LVC112ADE4 TI

获取价格

 		DUAL NEGATIVE-EDGE-TRIGGERED J-K FLIP-FLOP WITH CLEAR AND PRESET
SN74LVC112ADG4 TI

获取价格

 		Dual Negative-Edge-Triggered J-K Flip-Flop With Clear And Preset 16-SOIC -40 to 125
SN74LVC112ADGV TI

获取价格

 		DUAL NEGATIVE-EDGE-TRIGGERED J-K FLIP-FLOP WITH CLEAR AND PRESET

与SN74LVC10DR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证