5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 栅极> SN74LV32D
SN74LV32D PDF预览

SN74LV32D

更新时间： 2024-11-18 12:15:03
品牌 Logo 应用领域
德州仪器 - TI 栅极触发器逻辑集成电路光电二极管输入元件
页数 文件大小 规格书
10页 221K
描述
QUADRUPLE 2-INPUT POSITIVE-OR GATES

阅读下载

中文翻译

获取价格

SN74LV32D 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：SOP, SOP14,.25针数：14
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
风险等级：5.8系列：LV/LV-A/LVX/H
JESD-30 代码：R-PDSO-G14长度：8.65 mm
负载电容（CL）：50 pF逻辑集成电路类型：OR GATE
最大I（ol）：0.012 A功能数量：4
输入次数：2端子数量：14
最高工作温度：85 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP14,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE峰值回流温度（摄氏度）：NOT SPECIFIED
电源：3.3 VProp。Delay @ Nom-Sup：13 ns
传播延迟（tpd）：16 ns认证状态：Not Qualified
施密特触发器：NO座面最大高度：1.75 mm
子类别：Gates最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：2.7 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：3.9 mm
Base Number Matches：1

SN74LV32D 数据手册

 浏览型号SN74LV32D的Datasheet PDF文件第2页浏览型号SN74LV32D的Datasheet PDF文件第3页浏览型号SN74LV32D的Datasheet PDF文件第4页浏览型号SN74LV32D的Datasheet PDF文件第5页浏览型号SN74LV32D的Datasheet PDF文件第6页浏览型号SN74LV32D的Datasheet PDF文件第7页 
ꢀꢁ ꢂꢃ ꢄꢅꢆ ꢇ ꢈ ꢀ ꢁꢉ ꢃꢄꢅ ꢆꢇ  
ꢊ ꢋꢌꢍꢎ ꢋꢏꢄ ꢐ ꢇ ꢑꢒꢁ ꢏꢋꢓ ꢏꢔ ꢀꢒ ꢓ ꢒꢅꢐ ꢑꢔ ꢎ ꢕ ꢌꢓꢐ ꢀ  
SCLS188C − FEBRUARY 1993 − REVISED APRIL 1996  
SN54LV32 . . . J OR W PACKAGE  
SN74LV32 . . . D, DB, OR PW PACKAGE  
(TOP VIEW)  
D
D
D
D
EPIC (Enhanced-Performance Implanted  
CMOS) 2-µ Process  
Typical V  
(Output Ground Bounce)  
OLP  
< 0.8 V at V , T = 25°C  
CC  
A
1A  
1B  
V
CC  
1
2
3
4
5
6
7
14  
13  
12  
11  
Typical V  
(Output V  
Undershoot)  
4B  
4A  
4Y  
OHV  
OH  
> 2 V at V , T = 25°C  
1Y  
CC  
A
2A  
ESD Protection Exceeds 2000 V Per  
MIL-STD-883C, Method 3015; Exceeds  
200 V Using Machine Model  
(C = 200 pF, R = 0)  
2B  
10 3B  
9
8
2Y  
3A  
3Y  
GND  
D
D
Latch-Up Performance Exceeds 250 mA  
Per JEDEC Standard JESD-17  
SN54LV32 . . . FK PACKAGE  
(TOP VIEW)  
Package Options Include Plastic  
Small-Outline (D), Shrink Small-Outline  
(DB), Thin Shrink Small-Outline (PW),  
Ceramic Flat (W) Packages, Chip Carriers  
(FK), and (J) 300-mil DIPs  
3
2
1
20 19  
18  
4A  
NC  
4Y  
1Y  
NC  
2A  
4
5
6
7
8
17  
16  
description  
15 NC  
14  
9 10 11 12 13  
NC  
2B  
These quadruple 2-input positive-OR gates are  
designed for 2.7-V to 5.5-V V operation.  
3B  
CC  
The ’LV32 perform the Boolean function  
Y = A + B or Y =  
in positive logic.  
B
A
@
NC − No internal connection  
The SN74LV32 is packaged in TI’s shrink  
small-outline package (DB), which provides the  
same I/O pin count and functionality of standard  
small-outline packages in less than half the  
printed-circuit-board area.  
The SN54LV32 is characterized for operation over the full military temperature range of −55°C to 125°C. The  
SN74LV32 is characterized for operation from −40°C to 85°C.  
FUNCTION TABLE  
(each gate)  
INPUTS  
OUTPUT  
Y
A
B
X
H
L
H
X
L
H
H
L
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
EPIC is a trademark of Texas Instruments Incorporated.  
Copyright 1996, Texas Instruments Incorporated  
ꢋ ꢁ ꢄꢐꢀꢀ ꢔ ꢓꢖ ꢐꢎꢗ ꢒꢀ ꢐ ꢁ ꢔꢓꢐꢍ ꢘꢙ ꢚꢛ ꢜꢝꢞ ꢟꢠꢡ ꢢꢘ ꢞꢝ ꢢꢘꢣ ꢚꢢꢛ ꢏꢎ ꢔ ꢍ ꢋ ꢤꢓ ꢒꢔ ꢁ  
ꢘ
ꢍ
ꢌ
ꢓ
ꢌ
ꢚ
ꢢ
ꢥ
ꢝ
ꢦ
ꢠ
ꢣ
ꢘ
ꢚ
ꢝ
ꢢ
ꢞ
ꢟ
ꢦ
ꢦ
ꢡ
ꢢ
ꢘ
ꢣ
ꢛ
ꢝ
ꢥ
ꢧ
ꢟ
ꢨ
ꢩ
ꢚ
ꢞ
ꢣ
ꢘ
ꢚ
ꢝ
ꢢ
ꢜ
ꢣ
ꢡ
ꢪ
ꢏ
ꢦ
ꢝ
ꢜ
ꢟ
ꢞ
ꢘ
ꢛ
ꢞ
ꢝ
ꢢ
ꢥ
ꢝ
ꢦ
ꢠ
ꢘ
ꢝ
ꢛ
ꢧ
ꢡ
ꢞ
ꢚ
ꢥ
ꢚ
ꢞ
ꢣ
ꢘ
ꢚ
ꢝ
ꢢ
ꢛ
ꢧ
ꢡ
ꢦ
ꢘ
ꢙ
ꢡ
ꢘ
ꢡ
ꢦ
ꢠ
ꢛ
ꢝ
ꢥ
ꢓ
ꢡ
ꢫ
ꢣ
ꢛ
ꢒ
ꢢ
ꢛ
ꢘ
ꢦ
ꢟ
ꢠ
ꢡ
ꢢ
ꢘ
ꢛ
ꢛ
ꢘ
ꢣ
ꢢ
ꢜ
ꢣ
ꢦ
ꢜ
ꢬ
ꢣ
ꢦ
ꢦ
ꢣ
ꢢ
ꢘ
ꢭ
ꢪ
ꢏ
ꢦ
ꢝ
ꢜ
ꢟ
ꢞ
ꢘ
ꢚ
ꢝ
ꢢ
ꢧꢣ ꢦ ꢣ ꢠ ꢡ ꢘ ꢡ ꢦ ꢛ ꢪ  
ꢧ
ꢦ
ꢝ
ꢞ
ꢡ
ꢛ
ꢛ
ꢚ
ꢢ
ꢮ
ꢜ
ꢝ
ꢡ
ꢛ
ꢢ
ꢝ
ꢘ
ꢢ
ꢡ
ꢞ
ꢡ
ꢛ
ꢛ
ꢣ
ꢦ
ꢚ
ꢩ
ꢭ
ꢚ
ꢢ
ꢞ
ꢩ
ꢟ
ꢜ
ꢡ
ꢘ
ꢡ
ꢛ
ꢘ
ꢚ
ꢢ
ꢮ
ꢝ
ꢥ
ꢣ
ꢩ
ꢩ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251−1443  
1234567...10

中文翻译

下载PDF

与SN74LV32D相关器件

型号 品牌 获取价格 描述 数据表
SN74LV32DB TI

获取价格

 		LV/LV-A/LVX/H SERIES, QUAD 2-INPUT OR GATE, PDSO14
SN74LV32DBLE TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SN74LV32DR TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SN74LV32PW TI

获取价格

 		LV/LV-A/LVX/H SERIES, QUAD 2-INPUT OR GATE, PDSO14
SN74LV32PWLE TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SN74LV367A TI

获取价格

 		HEX BUFFERS AND LINE DRIVERS WITH 3-STATE OUTPUTS
SN74LV367AD TI

获取价格

 		HEX BUFFERS AND LINE DRIVERS WITH 3-STATE OUTPUTS
SN74LV367ADB TI

获取价格

 		HEX BUFFERS AND LINE DRIVERS WITH 3-STATE OUTPUTS
SN74LV367ADBLE TI

获取价格

 		LV/LV-A/LVX/H SERIES, 6-BIT DRIVER, TRUE OUTPUT, PDSO16, PLASTIC, SSOP-16
SN74LV367ADBR TI

获取价格

 		HEX BUFFERS AND LINE DRIVERS WITH 3-STATE OUTPUTS

与SN74LV32D相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证