5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> SN74LV240ADB
SN74LV240ADB PDF预览

SN74LV240ADB

更新时间： 2024-11-24 23:03:15
品牌 Logo 应用领域
德州仪器 - TI 驱动器输出元件
页数 文件大小 规格书
15页 355K
描述
OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

SN74LV240ADB 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete包装说明：SSOP,
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.55系列：LV/LV-A/LVX/H
JESD-30 代码：R-PDSO-G20JESD-609代码：e4
长度：7.2 mm逻辑集成电路类型：BUS DRIVER
湿度敏感等级：1位数：4
功能数量：2端口数量：2
端子数量：20最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
输出极性：INVERTED封装主体材料：PLASTIC/EPOXY
封装代码：SSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, SHRINK PITCH峰值回流温度（摄氏度）：260
传播延迟（tpd）：17 ns认证状态：Not Qualified
座面最大高度：2 mm最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：2 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：5.3 mm

SN74LV240ADB 数据手册

 浏览型号SN74LV240ADB的Datasheet PDF文件第2页浏览型号SN74LV240ADB的Datasheet PDF文件第3页浏览型号SN74LV240ADB的Datasheet PDF文件第4页浏览型号SN74LV240ADB的Datasheet PDF文件第5页浏览型号SN74LV240ADB的Datasheet PDF文件第6页浏览型号SN74LV240ADB的Datasheet PDF文件第7页 
ꢀꢁ ꢂꢃ ꢄꢅꢆ ꢃ ꢇ ꢈꢉ ꢀꢁꢊ ꢃꢄꢅ ꢆꢃ ꢇꢈ  
ꢋ ꢌꢍꢈꢄ ꢎꢏꢐ ꢐ ꢑꢒꢀ ꢓ ꢔꢒ ꢕ ꢅꢑ ꢒꢀ  
ꢖ ꢕꢍ ꢗ ꢘ ꢙꢀꢍꢈꢍ ꢑ ꢋ ꢏꢍ ꢚꢏ ꢍꢀ  
SCLS384H − SEPTEMBER 1997 − REVISED APRIL 2005  
SN54LV240A . . . J OR W PACKAGE  
SN74LV240A . . . DB, DGV, DW, NS, OR PW PACKAGE  
(TOP VIEW)  
D
D
D
D
D
D
D
2-V to 5.5-V V  
Operation  
CC  
Max t of 6.5 ns at 5 V  
pd  
Typical V  
<0.8 V at V  
(Output Ground Bounce)  
OLP  
CC  
1OE  
1A1  
2Y4  
1A2  
2Y3  
1A3  
2Y2  
1A4  
2Y1  
GND  
V
CC  
= 3.3 V, T = 25°C  
1
2
3
4
5
6
7
8
9
10  
20  
19  
18  
17  
16  
15  
14  
A
2OE  
1Y1  
2A4  
1Y2  
2A3  
1Y3  
Typical V  
>2.3 V at V  
(Output V  
Undershoot)  
OHV  
CC  
OH  
= 3.3 V, T = 25°C  
A
Support Mixed-Mode Voltage Operation on  
All Ports  
Latch-Up Performance Exceeds 250 mA Per  
JESD 17  
13 2A2  
12 1Y4  
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
11  
2A1  
− 1000-V Charged-Device Model (C101)  
SN54LV240A . . . FK PACKAGE  
(TOP VIEW)  
description/ordering information  
These octal buffers/drivers are designed for 2-V to  
5.5-V V  
operation.  
CC  
3
2
1
20 19  
18  
1Y1  
2A4  
1Y2  
2A3  
1Y3  
1A2  
2Y3  
1A3  
2Y2  
1A4  
4
5
6
7
8
The ’LV240A devices are designed specifically to  
improve both the performance and density of  
3-state memory address drivers, clock drivers,  
and bus-oriented receivers and transmitters.  
17  
16  
15  
14  
9 10 11 12 13  
These devices are organized as two 4-bit  
buffers/line drivers with separate output-enable  
(OE) inputs. When OE is low, the device passes  
data from the A inputs to the Y outputs. When OE  
is high, the outputs are in the high-impedance  
state.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
Tube of 25  
Reel of 2000  
Reel of 2000  
Reel of 2000  
Tube of 70  
Reel of 2000  
Reel of 250  
Reel of 2000  
Tube of 20  
Tube of 85  
Tube of 55  
SN74LV240ADW  
SN74LV240ADWR  
SN74LV240ANSR  
SN74LV240ADBR  
SN74LV240APW  
SN74LV240APWR  
SN74LV240APWT  
SOIC − DW  
LV240A  
SOP − NS  
74LV240A  
LV240A  
SSOP − DB  
−40°C to 85°C  
TSSOP − PW  
LV240A  
TVSOP − DGV  
CDIP − J  
SN74LV240ADGVR  
SNJ54LV240AJ  
LV240A  
SNJ54LV240AJ  
SNJ54LV240AW  
SNJ54LV240AFK  
−55°C to 125°C  
CFP − W  
SNJ54LV240AW  
SNJ54LV240AFK  
LCCC − FK  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2005, Texas Instruments Incorporated  
ꢏ ꢁ ꢄꢑꢀꢀ ꢋ ꢍꢗ ꢑꢒꢖ ꢕꢀ ꢑ ꢁ ꢋꢍꢑꢔ ꢛꢜ ꢝꢞ ꢟꢠꢡ ꢢꢣꢤ ꢥꢛ ꢡꢠ ꢥꢛꢦ ꢝꢥꢞ ꢚꢒ ꢋ ꢔ ꢏ ꢌꢍ ꢕꢋ ꢁ  
ꢛ
ꢔ
ꢈ
ꢍ
ꢈ
ꢝ
ꢥ
ꢧ
ꢠ
ꢨ
ꢣ
ꢦ
ꢛ
ꢝ
ꢠ
ꢥ
ꢡ
ꢢ
ꢨ
ꢨ
ꢤ
ꢥ
ꢛ
ꢦ
ꢞ
ꢠ
ꢧ
ꢩ
ꢢ
ꢪ
ꢫ
ꢝ
ꢡ
ꢦ
ꢛ
ꢝ
ꢠ
ꢥ
ꢟ
ꢦ
ꢤ
ꢬ
ꢚ
ꢨ
ꢠ
ꢟ
ꢢ
ꢡ
ꢛ
ꢞ
ꢡ
ꢠ
ꢥ
ꢧ
ꢠ
ꢨ
ꢣ
ꢛ
ꢠ
ꢞ
ꢩ
ꢤ
ꢡ
ꢝ
ꢧ
ꢝ
ꢡ
ꢦ
ꢛ
ꢝ
ꢠ
ꢥ
ꢞ
ꢩ
ꢤ
ꢨ
ꢛ
ꢜ
ꢤ
ꢛ
ꢤ
ꢨ
ꢣ
ꢞ
ꢠ
ꢧ
ꢍꢤꢭ  
ꢦ
ꢞ
ꢕ
ꢥ
ꢞ
ꢛ
ꢨ
ꢢ
ꢣ
ꢤ
ꢥ
ꢛ
ꢞ
ꢞꢛ  
ꢦ
ꢥ
ꢟ
ꢦꢨ  
ꢟ
ꢮ
ꢦ
ꢨ
ꢨ
ꢦ
ꢥ
ꢛ
ꢯꢬ  
ꢚ
ꢨ
ꢠ
ꢟ
ꢢ
ꢡ
ꢛ
ꢝ
ꢠ
ꢥ
ꢩꢦ ꢨ ꢦ ꢣ ꢤ ꢛ ꢤ ꢨ ꢞ ꢬ  
ꢩ
ꢨ
ꢠ
ꢡ
ꢤ
ꢞ
ꢞ
ꢝ
ꢥ
ꢰ
ꢟ
ꢠ
ꢤꢞ  
ꢥ
ꢠ
ꢛ
ꢥ
ꢤ
ꢡ
ꢤ
ꢞ
ꢞ
ꢦꢨ  
ꢝ
ꢫ
ꢯ
ꢝ
ꢥ
ꢡ
ꢫ
ꢢ
ꢟ
ꢤ
ꢛ
ꢤ
ꢞ
ꢛ
ꢝ
ꢥ
ꢰ
ꢠ
ꢧ
ꢦ
ꢫ
ꢫ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...15

中文翻译

下载PDF

与SN74LV240ADB相关器件

型号 品牌 获取价格 描述 数据表
SN74LV240ADBE4 TI

获取价格

 		LV/LV-A/LVX/H SERIES, DUAL 4-BIT DRIVER, INVERTED OUTPUT, PDSO20
SN74LV240ADBLE TI

获取价格

 		OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN74LV240ADBR TI

获取价格

 		OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN74LV240ADBRE4 TI

获取价格

 		OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN74LV240ADBRG4 TI

获取价格

 		OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN74LV240ADGV TI

获取价格

 		OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN74LV240ADGVR TI

获取价格

 		OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN74LV240ADGVRE4 TI

获取价格

 		OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN74LV240ADGVRG4 TI

获取价格

 		OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN74LV240ADW TI

获取价格

 		OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS

与SN74LV240ADB相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证