5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> SN74LV126APWE4
SN74LV126APWE4 PDF预览

SN74LV126APWE4

更新时间： 2024-11-03 22:14:19
品牌 Logo 应用领域
德州仪器 - TI 总线驱动器总线收发器逻辑集成电路光电二极管输出元件
页数 文件大小 规格书
14页 343K
描述
QUADRUPLE BUS BUFFER GATES WITH 3 STATE OUTPUTS

阅读下载

中文翻译

获取价格

SN74LV126APWE4 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：GREEN, PLASTIC, TSSOP-14针数：14
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.26Is Samacsys：N
控制类型：ENABLE HIGH系列：LV/LV-A/LVX/H
JESD-30 代码：R-PDSO-G14JESD-609代码：e4
长度：5 mm负载电容（CL）：50 pF
逻辑集成电路类型：BUS DRIVER最大I（ol）：0.008 A
湿度敏感等级：1位数：1
功能数量：4端口数量：2
端子数量：14最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
输出极性：TRUE封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装等效代码：TSSOP14,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法：TUBE峰值回流温度（摄氏度）：260
电源：3.3 VProp。Delay @ Nom-Sup：13 ns
传播延迟（tpd）：18.5 ns认证状态：Not Qualified
座面最大高度：1.2 mm子类别：Bus Driver/Transceivers
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：4.4 mm
Base Number Matches：1

SN74LV126APWE4 数据手册

 浏览型号SN74LV126APWE4的Datasheet PDF文件第2页浏览型号SN74LV126APWE4的Datasheet PDF文件第3页浏览型号SN74LV126APWE4的Datasheet PDF文件第4页浏览型号SN74LV126APWE4的Datasheet PDF文件第5页浏览型号SN74LV126APWE4的Datasheet PDF文件第6页浏览型号SN74LV126APWE4的Datasheet PDF文件第7页 
ꢀꢁ ꢂꢃ ꢄꢅꢆ ꢇ ꢈ ꢉꢊ ꢀꢁꢋ ꢃꢄꢅ ꢆꢇ ꢈꢉ  
ꢌ ꢍꢉꢎꢏ ꢍꢐꢄ ꢑ ꢒꢍꢀ ꢒꢍꢓ ꢓ ꢑꢏ ꢔ ꢉꢕꢑ ꢀ  
ꢖ ꢗꢕ ꢘ ꢙ ꢚꢀꢕꢉꢕ ꢑ ꢛ ꢍꢕ ꢐꢍ ꢕꢀ  
SCES131H − MARCH 1998 − REVISED APRIL 2005  
SN54LV126A . . . J OR W PACKAGE  
SN74LV126A . . . D, DB, DGV, NS, OR PW PACKAGE  
(TOP VIEW)  
D
D
D
D
D
D
D
2-V to 5.5-V V  
Operation  
CC  
Max t of 6.5 ns at 5 V  
pd  
Typical V  
<0.8 V at V  
(Output Ground Bounce)  
OLP  
CC  
1OE  
1A  
V
CC  
13 4OE  
= 3.3 V, T = 25°C  
1
2
3
4
5
6
7
14  
A
Typical V  
>2.3 V at V  
(Output V  
Undershoot)  
OHV  
CC  
OH  
12  
11  
10  
9
1Y  
4A  
= 3.3 V, T = 25°C  
A
2OE  
2A  
4Y  
Support Mixed-Mode Voltage Operation on  
All Ports  
3OE  
3A  
2Y  
Latch-Up Performance Exceeds 250 mA Per  
JESD 17  
8
GND  
3Y  
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
SN54LV126A . . . FK PACKAGE  
(TOP VIEW)  
− 1000-V Charged-Device Model (C101)  
description/ordering information  
3
2
1
20 19  
18  
1Y  
NC  
4A  
4
5
6
7
8
These quadruple bus buffer gates are designed  
17  
16  
15  
14  
NC  
4Y  
for 2-V to 5.5-V V  
operation.  
2OE  
NC  
CC  
NC  
3OE  
The ’LV126A devices feature independent line  
drivers with 3-state outputs. Each output is  
disabled when the associated output-enable (OE)  
input is low.  
2A  
9 10 11 12 13  
To ensure the high-impedance state during power  
up or power down, OE should be tied to GND  
through a pulldown resistor; the minimum value of  
the resistor is determined by the current-sourcing  
capability of the driver.  
NC − No internal connection  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
Tube of 50  
SN74LV126AD  
SOIC − D  
LV126A  
Reel of 2500  
Reel of 2000  
Reel of 2000  
Tube of 90  
SN74LV126ADR  
SN74LV126ANSR  
SN74LV126ADBR  
SN74LV126APW  
SN74LV126APWR  
SN74LV126APWT  
SN74LV126ADGVR  
SNJ54LV126AJ  
SOP − NS  
74LV126A  
LV126A  
SSOP − DB  
−40°C to 85°C  
Reel of 2000  
Reel of 250  
Reel of 2000  
Tube of 25  
TSSOP − PW  
LV126A  
TVSOP − DGV  
CDIP − J  
LV126A  
SNJ54LV126AJ  
SNJ54LV126AW  
SNJ54LV126AFK  
−55°C to 125°C  
CFP − W  
Tube of 150  
Tube of 55  
SNJ54LV126AW  
SNJ54LV126AFK  
LCCC − FK  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2005, Texas Instruments Incorporated  
ꢍ ꢁ ꢄꢑꢀꢀ ꢛ ꢕꢘ ꢑꢏꢖ ꢗꢀ ꢑ ꢁ ꢛꢕꢑꢎ ꢜꢝ ꢞꢟ ꢠꢡꢢ ꢣꢤꢥ ꢦꢜ ꢢꢡ ꢦꢜꢧ ꢞꢦꢟ ꢐꢏ ꢛ ꢎ ꢍ ꢨꢕ ꢗꢛ ꢁ  
ꢜ
ꢎ
ꢉ
ꢕ
ꢉ
ꢞ
ꢦ
ꢩ
ꢡ
ꢪ
ꢤ
ꢧ
ꢜ
ꢞ
ꢡ
ꢦ
ꢢ
ꢣ
ꢪ
ꢪ
ꢥ
ꢦ
ꢜ
ꢧ
ꢟ
ꢡ
ꢩ
ꢫ
ꢣ
ꢬ
ꢭ
ꢞ
ꢢ
ꢧ
ꢜ
ꢞ
ꢡ
ꢦ
ꢠ
ꢧ
ꢥ
ꢮ
ꢐ
ꢪ
ꢡ
ꢠ
ꢣ
ꢢ
ꢜ
ꢟ
ꢢ
ꢡ
ꢦ
ꢩ
ꢡ
ꢪ
ꢤ
ꢜ
ꢡ
ꢟ
ꢫ
ꢥ
ꢢ
ꢞ
ꢩ
ꢞ
ꢢ
ꢧ
ꢜ
ꢞ
ꢡ
ꢦ
ꢟ
ꢫ
ꢥ
ꢪ
ꢜ
ꢝ
ꢥ
ꢜ
ꢥ
ꢪ
ꢤ
ꢟ
ꢡ
ꢩ
ꢕ
ꢥ
ꢯ
ꢧ
ꢟ
ꢗ
ꢦ
ꢟ
ꢜ
ꢪ
ꢣ
ꢤ
ꢥ
ꢦ
ꢜ
ꢟ
ꢟ
ꢜ
ꢧ
ꢦ
ꢠ
ꢧ
ꢪ
ꢠ
ꢰ
ꢧ
ꢪ
ꢪ
ꢧ
ꢦ
ꢜ
ꢱ
ꢮ
ꢐ
ꢪ
ꢡ
ꢠ
ꢣ
ꢢ
ꢜ
ꢞ
ꢡ
ꢦ
ꢫꢧ ꢪ ꢧ ꢤ ꢥ ꢜ ꢥ ꢪ ꢟ ꢮ  
ꢫ
ꢪ
ꢡ
ꢢ
ꢥ
ꢟ
ꢟ
ꢞ
ꢦ
ꢲ
ꢠ
ꢡ
ꢥ
ꢟ
ꢦ
ꢡ
ꢜ
ꢦ
ꢥ
ꢢ
ꢥ
ꢟ
ꢟ
ꢧ
ꢪ
ꢞ
ꢭ
ꢱ
ꢞ
ꢦ
ꢢ
ꢭ
ꢣ
ꢠ
ꢥ
ꢜ
ꢥ
ꢟ
ꢜ
ꢞ
ꢦ
ꢲ
ꢡ
ꢩ
ꢧ
ꢭ
ꢭ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...14

中文翻译

下载PDF

与SN74LV126APWE4相关器件

型号 品牌 获取价格 描述 数据表
SN74LV126APWG4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3 STATE OUTPUTS
SN74LV126APWLE TI

获取价格

 		LV/LV-A/LVX/H SERIES, QUAD 1-BIT DRIVER, TRUE OUTPUT, PDSO14, PLASTIC, TSSOP-14
SN74LV126APWR TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3 STATE OUTPUTS
SN74LV126APWRE4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3 STATE OUTPUTS
SN74LV126APWRG4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3 STATE OUTPUTS
SN74LV126APWT TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3 STATE OUTPUTS
SN74LV126APWTE4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3 STATE OUTPUTS
SN74LV126APWTG4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3 STATE OUTPUTS
SN74LV132 TI

获取价格

 		QUADRUPLE POSITIVE-NAND GATES WITH SCHMITT-TRIGGER INPUTS
SN74LV132A TI

获取价格

 		QUADRUPLE POSITIVE-NAND GATES WITH SCHMITT-TRIGGER INPUTS

与SN74LV126APWE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证