5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 栅极> SN74LV08ADGVRE4
SN74LV08ADGVRE4 PDF预览

SN74LV08ADGVRE4

更新时间： 2024-11-15 23:03:15
品牌 Logo 应用领域
德州仪器 - TI 栅极触发器逻辑集成电路光电二极管输出元件
页数 文件大小 规格书
14页 410K
描述
OCTAL BUS TRANSCELVERS WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

SN74LV08ADGVRE4 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：TSSOP, TSSOP14,.25针数：14
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.65系列：LV/LV-A/LVX/H
JESD-30 代码：R-PDSO-G14JESD-609代码：e4
长度：4.4 mm负载电容（CL）：50 pF
逻辑集成电路类型：AND GATE最大I（ol）：0.006 A
湿度敏感等级：1功能数量：4
输入次数：2端子数量：14
最高工作温度：85 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP14,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH包装方法：TR
峰值回流温度（摄氏度）：260电源：3.3 V
Prop。Delay @ Nom-Sup：14 ns传播延迟（tpd）：20 ns
认证状态：Not Qualified施密特触发器：NO
座面最大高度：1.2 mm子类别：Gates
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：0.4 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：3.6 mm
Base Number Matches：1

SN74LV08ADGVRE4 数据手册

 浏览型号SN74LV08ADGVRE4的Datasheet PDF文件第2页浏览型号SN74LV08ADGVRE4的Datasheet PDF文件第3页浏览型号SN74LV08ADGVRE4的Datasheet PDF文件第4页浏览型号SN74LV08ADGVRE4的Datasheet PDF文件第5页浏览型号SN74LV08ADGVRE4的Datasheet PDF文件第6页浏览型号SN74LV08ADGVRE4的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢅꢆ ꢇ ꢈꢉ ꢀꢁ ꢊꢃ ꢄꢅ ꢆꢇ ꢈ  
ꢅ
ꢋ
ꢌ
ꢈ
ꢍ
ꢎ
ꢌ
ꢏ
ꢄ
ꢐ
ꢑ
ꢒ
ꢓ
ꢁ
ꢏ
ꢌ
ꢔ
ꢏ
ꢕ
ꢀ
ꢓ
ꢔ
ꢓ
ꢐ
ꢒ
ꢈ
ꢁ
ꢍ
ꢖ
ꢈ
ꢔ
ꢐ
ꢀ
SCLS387K − SEPTEMBER 1997 − REVISED APRIL 2005  
D
D
D
D
D
2-V to 5.5-V V  
Operation  
D
D
D
I
Supports Partial-Power-Down Mode  
CC  
off  
Operation  
Max t of 7 ns at 5 V  
pd  
Latch-Up Performance Exceeds 250 mA Per  
JESD 17  
Typical V  
<0.8 V at V  
(Output Ground Bounce)  
OLP  
CC  
= 3.3 V, T = 25°C  
A
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
Typical V  
>2.3 V at V  
(Output V  
Undershoot)  
OHV  
CC  
OH  
= 3.3 V, T = 25°C  
A
Support Mixed-Mode Voltage Operation on  
All Ports  
− 1000-V Charged-Device Model (C101)  
SN54LV08A . . . J OR W PACKAGE  
SN74LV08A . . . D, DB, DGV, NS,  
OR PW PACKAGE  
SN74LV08A . . . RGY PACKAGE  
(TOP VIEW)  
SN54LV08A . . . FK PACKAGE  
(TOP VIEW)  
(TOP VIEW)  
1
14  
1A  
1B  
V
3
2
1
20 19  
18  
1
2
3
4
5
6
7
14  
CC  
4A  
NC  
4Y  
1Y  
NC  
2A  
4
5
6
7
8
1B  
1Y  
2A  
2B  
2Y  
13 4B  
12 4A  
2
3
4
5
6
13 4B  
17  
16  
12  
11  
10  
9
1Y  
4A  
4Y  
3B  
3A  
3Y  
11  
10  
9
4Y  
3B  
3A  
2A  
15 NC  
14  
9 10 11 12 13  
NC  
2B  
2B  
3B  
2Y  
7
8
8
GND  
NC − No internal connection  
description/ordering information  
These quadruple 2-input positive-AND gates are designed for 2-V to 5.5-V V  
operation. The ’LV08A devices  
CC  
Y + A • B or Y + A ) B  
perform the Boolean function  
in positive logic.  
These devices are fully specified for partial-power-down applications using I . The I circuitry disables the  
off  
off  
outputs, preventing damaging current backflow through the devices when they are powered down.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
QFN − RGY  
SOIC − D  
Reel of 1000  
Tube of 50  
SN74LV08ARGYR  
SN74LV08AD  
LV08A  
LV08A  
Reel of 2500  
Reel of 2000  
Reel of 2000  
Tube of 90  
SN74LV08ADR  
SN74LV08ANSR  
SN74LV08ADBR  
SN74LV08APW  
SN74LV08APWR  
SN74LV08APWT  
SN74LV08ADGVR  
SNJ54LV08AJ  
SOP − NS  
74LV08A  
LV08A  
SSOP − DB  
−40°C to 85°C  
Reel of 2000  
Reel of 250  
Reel of 2000  
Tube of 25  
TSSOP − PW  
LV08A  
TVSOP − DGV  
CDIP − J  
LV08A  
SNJ54LV08AJ  
SNJ54LV08AW  
SNJ54LV08AFK  
CFP − W  
Tube of 150  
Tube of 55  
SNJ54LV08AW  
SNJ54LV08AFK  
−55°C to 125°C  
LCCC − FK  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2005, Texas Instruments Incorporated  
ꢌ ꢁ ꢄꢐꢀꢀ ꢕ ꢔꢗ ꢐꢎꢘ ꢓꢀ ꢐ ꢁ ꢕꢔꢐꢍ ꢙꢚ ꢛꢜ ꢝꢞꢟ ꢠꢡꢢ ꢣꢙ ꢟꢞ ꢣꢙꢤ ꢛꢣꢜ ꢏꢎ ꢕ ꢍ ꢌ ꢥꢔ ꢓꢕ ꢁ  
ꢙ
ꢍ
ꢈ
ꢔ
ꢈ
ꢛ
ꢣ
ꢦ
ꢞ
ꢧ
ꢡ
ꢤ
ꢙ
ꢛ
ꢞ
ꢣ
ꢟ
ꢠ
ꢧ
ꢧ
ꢢ
ꢣ
ꢙ
ꢤꢜ  
ꢞ
ꢦ
ꢨ
ꢠ
ꢩ
ꢪ
ꢛ
ꢟ
ꢤ
ꢙ
ꢛ
ꢞ
ꢣ
ꢝ
ꢤ
ꢢ
ꢫ
ꢏ
ꢧ
ꢞ
ꢝ
ꢠ
ꢟ
ꢙ
ꢜ
ꢟ
ꢞ
ꢣ
ꢦ
ꢞ
ꢧ
ꢡ
ꢙ
ꢞ
ꢜ
ꢨ
ꢢ
ꢟ
ꢛ
ꢦ
ꢛ
ꢟ
ꢤ
ꢙ
ꢛ
ꢞ
ꢣ
ꢜ
ꢨ
ꢢ
ꢧ
ꢙ
ꢚ
ꢢ
ꢙ
ꢢ
ꢧ
ꢡ
ꢜ
ꢞ
ꢦ
ꢔ
ꢢ
ꢬ
ꢤ
ꢜ
ꢓ
ꢣ
ꢜ
ꢙ
ꢧ
ꢠ
ꢡ
ꢢꢣ  
ꢙ
ꢜ
ꢜ
ꢙ
ꢤ
ꢣ
ꢝ
ꢤꢧ  
ꢝ
ꢭ
ꢤ
ꢧ
ꢧ
ꢤ
ꢣ
ꢙ
ꢮ
ꢫ
ꢏ
ꢧ
ꢞ
ꢝ
ꢠ
ꢟ
ꢙ
ꢛ
ꢞ
ꢣ
ꢨꢤ ꢧ ꢤ ꢡ ꢢ ꢙ ꢢ ꢧ ꢜ ꢫ  
ꢨ
ꢧ
ꢞ
ꢟ
ꢢ
ꢜ
ꢜ
ꢛ
ꢣ
ꢯ
ꢝ
ꢞ
ꢢ
ꢜ
ꢣ
ꢞ
ꢙ
ꢣ
ꢢ
ꢟꢢ  
ꢜ
ꢜ
ꢤꢧ  
ꢛ
ꢪ
ꢮ
ꢛ
ꢣ
ꢟ
ꢪ
ꢠ
ꢝ
ꢢ
ꢙ
ꢢ
ꢜꢙ  
ꢛ
ꢣ
ꢯ
ꢞ
ꢦ
ꢤ
ꢪ
ꢪ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...14

中文翻译

下载PDF

与SN74LV08ADGVRE4相关器件

型号 品牌 获取价格 描述 数据表
SN74LV08ADGVRG4 TI

获取价格

 		QUADRUPLE2-INPUT POSITIVE-AND GATES
SN74LV08ADR TI

获取价格

 		OCTAL BUS TRANSCELVERS WITH 3-STATE OUTPUTS
SN74LV08ADRE4 TI

获取价格

 		OCTAL BUS TRANSCELVERS WITH 3-STATE OUTPUTS
SN74LV08ADRG4 TI

获取价格

 		QUADRUPLE2-INPUT POSITIVE-AND GATES
SN74LV08A-EP TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-AND GATE
SN74LV08AMPWREP TI

获取价格

 		暂无描述
SN74LV08ANSR TI

获取价格

 		OCTAL BUS TRANSCELVERS WITH 3-STATE OUTPUTS
SN74LV08ANSRE4 TI

获取价格

 		OCTAL BUS TRANSCELVERS WITH 3-STATE OUTPUTS
SN74LV08ANSRG4 TI

获取价格

 		OCTAL BUS TRANSCELVERS WITH 3-STATE OUTPUTS
SN74LV08APW TI

获取价格

 		OCTAL BUS TRANSCELVERS WITH 3-STATE OUTPUTS

与SN74LV08ADGVRE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证