SN74LS175JS

更新时间： 2024-11-09 13:13:51

品牌	Logo	应用领域
摩托罗拉 - MOTOROLA		触发器锁存器逻辑集成电路光电二极管
页数	文件大小	规格书
5页	174K
描述
D Flip-Flop, LS Series, 1-Func, Positive Edge Triggered, 4-Bit, Complementary Output, TTL, CDIP16, CERAMIC, DIP-16

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SN74LS175JS 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	CERAMIC, DIP-16	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.71
Is Samacsys：	N	系列：	LS
JESD-30 代码：	R-GDIP-T16	JESD-609代码：	e0
长度：	19.495 mm	逻辑集成电路类型：	D FLIP-FLOP
位数：	4	功能数量：	1
端子数量：	16	最高工作温度：	70 °C
最低工作温度：		输出极性：	COMPLEMENTARY
封装主体材料：	CERAMIC, GLASS-SEALED	封装代码：	DIP
封装等效代码：	DIP16,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	5 V	传播延迟（tpd）：	25 ns
认证状态：	Not Qualified	座面最大高度：	5.08 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	5.25 V
最小供电电压 (Vsup)：	4.75 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	TTL
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	POSITIVE EDGE	宽度：	7.62 mm
最小 fmax：	40 MHz	Base Number Matches：	1

SN74LS175JS 数据手册

SN54/74LS175

QUAD D FLIP-FLOP

The LSTTL/MSI SN54/74LS175 is a high speed Quad D Flip-Flop. The

device is useful for general flip-flop requirements where clock and clear inputs

are common. The information on the D inputs is stored during the LOW to

HIGH clock transition. Both true and complemented outputs of each flip-flop

are provided. A Master Reset input resets all flip-flops, independent of the

Clock or D inputs, when LOW.

QUAD D FLIP-FLOP

The LS175 is fabricated with the Schottky barrier diode process for high

speed and is completely compatible with all Motorola TTL families.

LOW POWER SCHOTTKY

• Edge-Triggered D-Type Inputs

• Buffered-Positive Edge-Triggered Clock

• Clock to Output Delays of 30 ns

• Asynchronous Common Reset

• True and Complement Output

• Input Clamp Diodes Limit High Speed Termination Effects

J SUFFIX

CERAMIC

CASE 620-09

CONNECTION DIAGRAM DIP (TOP VIEW)

NOTE:

N SUFFIX

PLASTIC

CASE 648-08

The Flatpak version

has the same pinouts

(Connection Diagram) as

the Dual In-Line Package.

D SUFFIX

SOIC

CASE 751B-03

PIN NAMES

LOADING (Note a)

HIGH

LOW

D –D

Data Inputs

0.5 U.L.

10 U.L.

0.25 U.L.

5 (2.5) U.L.

Clock (Active HIGH Going Edge) Input

Master Reset (Active LOW) Input

True Outputs (Note b)

ORDERING INFORMATION

SN54LSXXXJ

Ceramic

Q –Q

SN74LSXXXN Plastic

SN74LSXXXD SOIC

Q –Q

Complemented Outputs (Note b)

NOTES:

a. 1 TTL Unit Load (U.L.) = 40 µA HIGH/1.6 mA LOW.

b. The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74)

b. Temperature Ranges.

LOGIC SYMBOL

LOGIC DIAGRAM

FAST AND LS TTL DATA

5-327

12 3 4 5

中文翻译

下载PDF

与SN74LS175JS相关器件

型号	品牌	获取价格	描述	数据表
SN74LS175M	ONSEMI	获取价格	LS SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, EIAJ, SOP-16
SN74LS175N	MOTOROLA	获取价格	QUAD D FLIP-FLOP
SN74LS175N	ONSEMI	获取价格	LOW POWER SCHOTTKY
SN74LS175N	TI	获取价格	HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR
SN74LS175N-10	TI	获取价格	LS SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP16
SN74LS175N3	TI	获取价格	HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR
SN74LS175ND	MOTOROLA	获取价格	LS SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP16, PLASTIC, DIP
SN74LS175NDS	MOTOROLA	获取价格	LS SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP16, PLASTIC, DIP
SN74LS175NE4	TI	获取价格	HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR
SN74LS175NP3	TI	获取价格	IC JBAR-KBAR FLIP-FLOP, FF/Latch

与SN74LS175JS相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

22
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

21
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

47
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

39

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LS175JS

SN74LS175JS 技术参数

SN74LS175JS 数据手册

与SN74LS175JS相关器件

与SN74LS175JS相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LS175JS

SN74LS175JS 技术参数

SN74LS175JS 数据手册

与SN74LS175JS相关器件

与SN74LS175JS相关文章

您还可以找

您在本页遇到什么问题？