5秒后页面跳转
| 是否无铅： | 不含铅 | 是否Rohs认证： | 符合 |
| 生命周期： | Active | 零件包装代码： | SOIC |
| 包装说明： | SOP, SOP14,.3 | 针数： | 14 |
| Reach Compliance Code： | compliant | ECCN代码： | EAR99 |
| HTS代码： | 8542.39.00.01 | Factory Lead Time： | 1 week |
| 风险等级： | 1.14 | 系列： | LS |
| JESD-30 代码： | R-PDSO-G14 | JESD-609代码： | e4 |
| 长度： | 10.3 mm | 负载电容（CL）： | 15 pF |
| 逻辑集成电路类型： | NAND GATE | 最大I（ol）： | 0.008 A |
| 湿度敏感等级： | 1 | 功能数量： | 3 |
| 输入次数： | 3 | 端子数量： | 14 |
| 最高工作温度： | 70 °C | 最低工作温度： | |
| 封装主体材料： | PLASTIC/EPOXY | 封装代码： | SOP |
| 封装等效代码： | SOP14,.3 | 封装形状： | RECTANGULAR |
| 封装形式： | SMALL OUTLINE | 包装方法： | TR |
| 峰值回流温度（摄氏度）： | 260 | 电源： | 5 V |
| 最大电源电流（ICC）： | 3.3 mA | Prop。Delay @ Nom-Sup： | 15 ns |
| 传播延迟（tpd）： | 15 ns | 认证状态： | Not Qualified |
| 施密特触发器： | NO | 座面最大高度： | 2 mm |
| 子类别： | Gates | 最大供电电压 (Vsup)： | 5.25 V |
| 最小供电电压 (Vsup)： | 4.75 V | 标称供电电压 (Vsup)： | 5 V |
| 表面贴装： | YES | 技术： | TTL |
| 温度等级： | COMMERCIAL | 端子面层： | Nickel/Palladium/Gold (Ni/Pd/Au) |
| 端子形式： | GULL WING | 端子节距： | 1.27 mm |
| 端子位置： | DUAL | 处于峰值回流温度下的最长时间： | NOT SPECIFIED |
| 宽度： | 5.3 mm | Base Number Matches： | 1 |
| 型号 | 品牌 | 替代类型 | 描述 | 数据表 |
| SN74LS05NSR | TI |
类似代替  |
HEX INVERTER WITH OPEN-COLLECTOR OUTPUTS |
|
| CD74AC04M96 | TI |
功能相似 |
Balanced Propagation Delays |
|
| SN74HC05DR | TI |
功能相似 |
HEX INVERTERS WITH OPEN-DRAIN OUTPUTS |
|
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| SN74LS10NSRG4 | TI |
获取价格 |
LS SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, GREEN, PLASTIC, SOP-14 |
|
| SN74LS11 | TI |
获取价格 |
TRIPLE 3-INPUT POSITIVE-AND GATES |
|
| SN74LS112 | TI |
获取价格 |
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR |
|
| SN74LS112A | TI |
获取价格 |
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR |
|
| SN74LS112AD | TI |
获取价格 |
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR |
|
| SN74LS112ADE4 | TI |
获取价格 |
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WIITH PRESET AND CLEAR |
|
| SN74LS112ADG4 | TI |
获取价格 |
LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, GREEN |
|
| SN74LS112ADR | TI |
获取价格 |
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WIITH PRESET AND CLEAR |
|
| SN74LS112ADR2 | MOTOROLA |
获取价格 |
LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, PLAST |
|
| SN74LS112ADRE4 | TI |
获取价格 |
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WIITH PRESET AND CLEAR |
|
解析光耦仿真器：升级光耦合器技术的必要性
英伟达新一代Blackwell GPU过热问题致交付延迟
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
替代型号
如果您发现信息不准确，
