5秒后页面跳转
捷配首页

Datasheet > SN74HCT273PWTG4
SN74HCT273PWTG4 PDF预览

SN74HCT273PWTG4

更新时间： 2024-11-20 12:15:03
品牌 Logo 应用领域
德州仪器 - TI 触发器
页数 文件大小 规格书
17页 776K
描述
OCTAL D-TYPE FLIP-FLOPS WITH CLEAR

阅读下载

中文翻译

获取价格

SN74HCT273PWTG4 数据手册

 浏览型号SN74HCT273PWTG4的Datasheet PDF文件第2页浏览型号SN74HCT273PWTG4的Datasheet PDF文件第3页浏览型号SN74HCT273PWTG4的Datasheet PDF文件第4页浏览型号SN74HCT273PWTG4的Datasheet PDF文件第5页浏览型号SN74HCT273PWTG4的Datasheet PDF文件第6页浏览型号SN74HCT273PWTG4的Datasheet PDF文件第7页 
ꢀꢁ ꢂꢃ ꢄꢅ ꢆꢇ ꢈ ꢉ ꢊ ꢀꢁ ꢈꢃ ꢄꢅ ꢆꢇ ꢈꢉ  
ꢋ ꢅꢆꢌꢍ ꢎꢏꢆ ꢐꢑ ꢒ ꢓ ꢍ ꢔꢑ ꢏ ꢓꢍꢋ ꢑ ꢀ  
ꢕ ꢔꢆꢄ ꢅ ꢍꢒ ꢌꢖ  
SCLS068E − NOVEMBER 1988 − REVISED AUGUST 2003  
D
D
D
D
D
D
Operating Voltage Range of 4.5 V to 5.5 V  
Outputs Can Drive Up To 10 LSTTL Loads  
D
D
D
D
Inputs Are TTL-Voltage Compatible  
Contain Eight D-Type Flip-Flops  
Direct Clear Input  
Low Power Consumption, 80-µA Max I  
CC  
Typical t = 12 ns  
pd  
4-mA Output Drive at 5 V  
Applications Include:  
− Buffer/Storage Registers  
− Shift Registers  
Low Input Current of 1 µA Max  
− Pattern Generators  
SN54HCT273 . . . J OR W PACKAGE  
SN74HCT273 . . . DB, DW, N, NS, OR PW PACKAGE  
(TOP VIEW)  
SN54HCT273 . . . FK PACKAGE  
(TOP VIEW)  
1
2
3
4
5
6
7
8
9
10  
20  
19  
18  
17  
16  
15  
14  
13  
12  
11  
CLR  
1Q  
1D  
2D  
2Q  
3Q  
3D  
4D  
4Q  
V
CC  
8Q  
8D  
7D  
7Q  
6Q  
6D  
5D  
5Q  
CLK  
3
2
1
20 19  
18  
4
5
6
7
8
2D  
2Q  
3Q  
3D  
4D  
8D  
7D  
7Q  
6Q  
6D  
17  
16  
15  
14  
9 10 11 12 13  
GND  
description/ordering information  
These devices are positive-edge-triggered D-type flip-flops with a common enable input. The ’HCT273 devices  
are similar to the ’HCT377 devices, but feature a common clear enable (CLR) input instead of a latched clock.  
Information at the data (D) inputs meeting the setup time requirements is transferred to the Q outputs on the  
positive-going edge of the clock (CLK) pulse. Clock triggering occurs at a particular voltage level and is not  
directly related to the positive-going pulse. When CLK is at either the high or low level, the D input has no effect  
at the output. The circuits are designed to prevent false clocking by transitions at CLR.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
PDIP − N  
Tube of 20  
Tube of 25  
Reel of 2000  
Reel of 2000  
Reel of 2000  
Tube of 70  
Reel of 2000  
Reel of 250  
Tube of 20  
Tube of 85  
Tube of 55  
SN74HCT273N  
SN74HCT273N  
SN74HCT273DW  
SN74HCT273DWR  
SN74HCT273NSR  
SN74HCT273DBR  
SN74HCT273PW  
SN74HCT273PWR  
SN74HCT273PWT  
SNJ54HCT273J  
SOIC − DW  
HCT273  
SOP − NS  
HCT273  
HT273  
−40°C to 85°C  
SSOP − DB  
TSSOP − PW  
HT273  
CDIP − J  
CFP − W  
LCCC − FK  
SNJ54HCT273J  
SNJ54HCT273W  
SNJ54HCT273FK  
SNJ54HCT273W  
SNJ54HCT273FK  
−55°C to 125°C  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are  
available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2003, Texas Instruments Incorporated  
ꢗ ꢁ ꢍꢒꢀꢀ ꢋ ꢆꢄ ꢒꢖꢕ ꢔꢀ ꢒ ꢁ ꢋꢆꢒꢎ ꢘꢙ ꢚꢛ ꢜꢝꢞ ꢟꢠꢡ ꢢꢘ ꢞꢝ ꢢꢘꢣ ꢚꢢꢛ ꢑꢖ ꢋ ꢎ ꢗ ꢅꢆ ꢔꢋ ꢁ  
ꢘ
ꢎ
ꢌ
ꢆ
ꢌ
ꢚ
ꢢ
ꢤ
ꢝ
ꢥ
ꢠ
ꢣ
ꢘ
ꢚ
ꢝ
ꢢ
ꢞ
ꢟ
ꢥ
ꢥ
ꢡ
ꢢ
ꢘ
ꢣ
ꢛ
ꢝ
ꢤ
ꢦ
ꢟ
ꢧ
ꢨ
ꢚ
ꢞ
ꢣ
ꢘ
ꢚ
ꢝ
ꢢ
ꢜ
ꢣ
ꢡ
ꢩ
ꢑ
ꢥ
ꢝ
ꢜ
ꢟ
ꢞ
ꢘ
ꢛ
ꢞ
ꢝ
ꢢ
ꢤ
ꢝ
ꢥ
ꢠ
ꢘ
ꢝ
ꢛ
ꢦ
ꢡ
ꢞ
ꢚ
ꢤ
ꢚ
ꢞ
ꢣ
ꢘ
ꢚ
ꢝ
ꢢ
ꢛ
ꢦ
ꢡ
ꢥ
ꢘ
ꢙ
ꢡ
ꢘ
ꢡ
ꢥ
ꢠ
ꢛ
ꢝ
ꢤ
ꢆ
ꢡ
ꢪ
ꢣ
ꢛ
ꢔ
ꢢ
ꢛ
ꢘ
ꢥ
ꢟ
ꢠ
ꢡ
ꢢ
ꢘ
ꢛ
ꢛ
ꢘ
ꢣ
ꢢ
ꢜ
ꢣ
ꢥ
ꢜ
ꢫ
ꢣ
ꢥ
ꢥ
ꢣ
ꢢ
ꢘ
ꢬ
ꢩ
ꢑ
ꢥ
ꢝ
ꢜ
ꢟ
ꢞ
ꢘ
ꢚ
ꢝ
ꢢ
ꢦꢣ ꢥ ꢣ ꢠ ꢡ ꢘ ꢡ ꢥ ꢛ ꢩ  
ꢦ
ꢥ
ꢝ
ꢞ
ꢡ
ꢛ
ꢛ
ꢚ
ꢢ
ꢭ
ꢜ
ꢝ
ꢡ
ꢛ
ꢢ
ꢝ
ꢘ
ꢢ
ꢡ
ꢞ
ꢡ
ꢛ
ꢛ
ꢣ
ꢥ
ꢚ
ꢨ
ꢬ
ꢚ
ꢢ
ꢞ
ꢨ
ꢟ
ꢜ
ꢡ
ꢘ
ꢡ
ꢛ
ꢘ
ꢚ
ꢢ
ꢭ
ꢝ
ꢤ
ꢣ
ꢨ
ꢨ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...17

中文翻译

下载PDF

与SN74HCT273PWTG4相关器件

型号 品牌 获取价格 描述 数据表
SN74HCT32 TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SN74HCT32D TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SN74HCT32D-00 TI

获取价格

 		HCT SERIES, QUAD 2-INPUT OR GATE, PDSO14
SN74HCT32DB TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SN74HCT32DBLE TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SN74HCT32DBR TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SN74HCT32DBRE4 TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SN74HCT32DBRG4 TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SN74HCT32DE4 TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES
SN74HCT32DG4 TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-OR GATES

与SN74HCT273PWTG4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证