5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> SN74HC125N3
SN74HC125N3 PDF预览

SN74HC125N3

更新时间： 2024-11-05 11:56:43
品牌 Logo 应用领域
德州仪器 - TI 总线驱动器总线收发器逻辑集成电路光电二极管输出元件
页数 文件大小 规格书
17页 637K
描述
QUADRUPLE BUS BUFFER GATES WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

SN74HC125N3 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：DIP
包装说明：DIP, DIP14,.3针数：14
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
风险等级：5.02Is Samacsys：N
控制类型：ENABLE LOW系列：HC/UH
JESD-30 代码：R-PDIP-T14长度：19.305 mm
负载电容（CL）：50 pF逻辑集成电路类型：BUS DRIVER
最大I（ol）：0.0078 A位数：1
功能数量：4端口数量：2
端子数量：14最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
输出极性：TRUE封装主体材料：PLASTIC/EPOXY
封装代码：DIP封装等效代码：DIP14,.3
封装形状：RECTANGULAR封装形式：IN-LINE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：2/6 V
Prop。Delay @ Nom-Sup：150 ns传播延迟（tpd）：190 ns
认证状态：Not Qualified座面最大高度：5.08 mm
子类别：Bus Driver/Transceivers最大供电电压 (Vsup)：6 V
最小供电电压 (Vsup)：2 V标称供电电压 (Vsup)：5 V
表面贴装：NO技术：CMOS
温度等级：INDUSTRIAL端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：7.62 mm
Base Number Matches：1

SN74HC125N3 数据手册

 浏览型号SN74HC125N3的Datasheet PDF文件第2页浏览型号SN74HC125N3的Datasheet PDF文件第3页浏览型号SN74HC125N3的Datasheet PDF文件第4页浏览型号SN74HC125N3的Datasheet PDF文件第5页浏览型号SN74HC125N3的Datasheet PDF文件第6页浏览型号SN74HC125N3的Datasheet PDF文件第7页 
ꢀ
ꢁ
ꢂ
ꢃ
ꢄ
ꢅ
ꢆ
ꢇ
ꢂ
ꢈ
ꢀ
ꢁ
ꢉ
ꢊ ꢋꢌꢍꢎ ꢋꢏꢐ ꢑ ꢒꢋꢀ ꢒꢋꢓ ꢓ ꢑꢎ ꢔ ꢌꢕꢑ  
ꢃ
ꢄ
ꢅ
ꢆ
ꢇ
ꢂ
ꢀ
ꢀ
ꢖ ꢗꢕ ꢄ ꢘ ꢙꢀꢕꢌꢕ ꢑ ꢚ ꢋꢕ ꢏ ꢋꢕ  
SCLS104D − MARCH 1984 − REVISED AUGUST 2003  
D
D
Wide Operating Voltage Range of 2 V to 6 V  
D
D
D
Typical t = 11 ns  
pd  
6-mA Output Drive at 5 V  
High-Current 3-State Outputs Interface  
Directly With System Bus or Can Drive Up  
To 15 LSTTL Loads  
Low Input Current of 1 µA Max  
D
Low Power Consumption, 80-µA Max I  
CC  
SN54HC125 . . . FK PACKAGE  
(TOP VIEW)  
SN54HC125 . . . J OR W PACKAGE  
SN74HC125 . . . D, DB, N, NS, OR PW PACKAGE  
(TOP VIEW)  
1OE  
1A  
V
CC  
13 4OE  
1
2
3
4
5
6
7
14  
3
2
1
20 19  
18  
4A  
NC  
4Y  
1Y  
NC  
4
5
6
7
8
12  
11  
10  
9
1Y  
4A  
17  
16  
2OE  
2A  
4Y  
2OE  
NC  
3OE  
3A  
15 NC  
14  
9 10 11 12 13  
2Y  
3OE  
2A  
8
GND  
3Y  
NC − No internal connection  
description/ordering information  
These quadruple bus buffer gates feature independent line drivers with 3-state outputs. Each output is disabled  
when the associated output-enable (OE) input is high.  
To ensure the high-impedance state during power up or power down, OE should be tied to V  
resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.  
through a pullup  
CC  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
PDIP − N  
SOIC − D  
Tube of 25  
Tube of 50  
Reel of 2500  
Reel of 250  
Reel of 2000  
Reel of 2000  
Reel of 2000  
Reel of 250  
Tube of 25  
Tube of 150  
Tube of 55  
SN74HC125N  
SN74HC125N  
SN74HC125D  
SN74HC125DR  
SN74HC125DT  
SN74HC125NSR  
SN74HC125DBR  
SN74HC125PWR  
SN74HC125PWT  
SNJ54HC125J  
SNJ54HC125W  
SNJ54HC125FK  
HC125  
−40°C to 85°C  
SOP − NS  
HC125  
HC125  
SSOP − DB  
TSSOP − PW  
HC125  
CDIP − J  
CFP − W  
LCCC − FK  
SNJ54HC125J  
SNJ54HC125W  
SNJ54HC125FK  
−55°C to 125°C  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are  
available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
ꢏ
ꢏ
ꢎ
ꢚ
ꢪ
ꢍ
ꢥ
ꢡ
ꢋ
ꢅ
ꢣ
ꢕ
ꢤ
ꢮ
ꢗ
ꢞ
ꢚ
ꢜ
ꢟ
ꢁ
ꢝ
ꢍ
ꢌ
ꢕ
ꢌ
ꢛ
ꢜ
ꢦ
ꢥ
ꢝ
ꢞ
ꢤ
ꢤ
ꢟ
ꢠ
ꢡ
ꢡ
ꢜ
ꢢ
ꢢ
ꢛ
ꢛ
ꢧ
ꢞ
ꢞ
ꢟ
ꢜ
ꢜ
ꢞ
ꢛ
ꢣ
ꢣ
ꢧ
ꢣ
ꢤ
ꢥ
ꢟ
ꢟ
ꢦ
ꢦ
ꢜ
ꢢ
ꢡ
ꢠ
ꢣ
ꢣ
ꢣ
ꢜ
ꢞ
ꢝ
ꢧ
ꢥ
ꢨ
ꢣ
ꢣ
ꢩ
ꢛ
ꢤ
ꢡ
ꢣ
ꢢ
ꢛ
ꢢ
ꢯ
ꢞ
ꢟ
ꢜ
ꢥ
ꢪ
ꢡ
ꢜ
ꢪ
ꢢ
ꢢ
ꢦ
ꢣ
ꢦ
ꢫ
Copyright 2003, Texas Instruments Incorporated  
ꢚ ꢜ ꢧ ꢟ ꢞꢪ ꢥꢤ ꢢꢣ ꢤꢞ ꢠꢧ ꢩꢛ ꢡꢜ ꢢ ꢢꢞ ꢱꢗ ꢐꢙ ꢏꢎ ꢓ ꢙꢘꢲꢂ ꢘꢂꢈ ꢡꢩꢩ ꢧꢡ ꢟ ꢡ ꢠꢦ ꢢꢦꢟ ꢣ ꢡ ꢟ ꢦ ꢢꢦ ꢣꢢꢦ ꢪ  
ꢟ
ꢞ
ꢤ
ꢢ
ꢞ
ꢟ
ꢠ
ꢢ
ꢞ
ꢣ
ꢧ
ꢛ
ꢝ
ꢛ
ꢤ
ꢦ
ꢟ
ꢢ
ꢬ
ꢢ
ꢦ
ꢟ
ꢞ
ꢝ
ꢕ
ꢦ
ꢭ
ꢡ
ꢗ
ꢜ
ꢠ
ꢦ
ꢣ
ꢢ
ꢡ
ꢜ
ꢪ
ꢟ
ꢪ
ꢡ
ꢢ ꢦ ꢣ ꢢꢛ ꢜꢰ ꢞꢝ ꢡ ꢩꢩ ꢧꢡ ꢟ ꢡ ꢠ ꢦ ꢢ ꢦ ꢟ ꢣ ꢫ  
ꢟ
ꢡ
ꢜ
ꢢ
ꢯ
ꢫ
ꢏ
ꢟ
ꢞ
ꢪ
ꢢ
ꢛ
ꢞ
ꢤ
ꢦ
ꢣ
ꢛ
ꢜ
ꢰ
ꢪ
ꢞ
ꢦ
ꢞ
ꢢ
ꢜ
ꢦ
ꢤ
ꢦ
ꢣ
ꢡ
ꢟ
ꢛ
ꢩ
ꢛ
ꢜ
ꢤ
ꢩ
ꢥ
ꢥ ꢜꢩ ꢦꢣꢣ ꢞ ꢢꢬꢦ ꢟ ꢮꢛ ꢣꢦ ꢜ ꢞꢢꢦ ꢪꢫ ꢚ ꢜ ꢡꢩ ꢩ ꢞ ꢢꢬꢦ ꢟ ꢧꢟ ꢞ ꢪꢥꢤ ꢢꢣ ꢈ ꢧꢟ ꢞ ꢪꢥꢤ ꢢꢛꢞ ꢜ  
ꢢ
ꢧ
ꢟ
ꢞ
ꢤ
ꢦ
ꢣ
ꢣ
ꢛ
ꢜ
ꢰ
ꢪ
ꢞꢦ  
ꢣ
ꢜ
ꢞ
ꢢ
ꢜ
ꢦ
ꢤ
ꢦ
ꢣ
ꢣ
ꢡ
ꢟ
ꢛ
ꢩ
ꢯ
ꢛ
ꢜꢤ  
ꢩ
ꢥ
ꢪ
ꢦ
ꢢ
ꢦ
ꢣ
ꢛ
ꢜ
ꢰ
ꢞ
ꢝ
ꢡ
ꢩ
ꢩ
ꢧ
ꢡ
ꢟ
ꢡ
ꢠꢦ  
ꢢ
ꢦꢟ  
ꢣ
ꢫ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...17

中文翻译

下载PDF

与SN74HC125N3相关器件

型号 品牌 获取价格 描述 数据表
SN74HC125NE4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3-STATE OUTPUTS
SN74HC125NP3 ROCHESTER

获取价格

 		Bus Driver,
SN74HC125NP3 TI

获取价格

 		IC,BUFFER/DRIVER,SINGLE,4-BIT,HC-CMOS,DIP,14PIN,PLASTIC
SN74HC125NSR TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3-STATE OUTPUTS
SN74HC125NSRE4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3-STATE OUTPUTS
SN74HC125NSRG4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3-STATE OUTPUTS
SN74HC125PWR TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3-STATE OUTPUTS
SN74HC125PWRE4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3-STATE OUTPUTS
SN74HC125PWRG4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3-STATE OUTPUTS
SN74HC125PWT TI

获取价格

 		QUADRUPLE BUS BUFFER GATES WITH 3-STATE OUTPUTS

与SN74HC125N3相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证