5秒后页面跳转
SN74HC109NE4 PDF预览

SN74HC109NE4

更新时间: 2023-06-19 15:20:23
品牌 Logo 应用领域
德州仪器 - TI 光电二极管逻辑集成电路触发器锁存器
页数 文件大小 规格书
5页 145K
描述
具有清零和预置端的双路负边沿触发式 J-K 触发器 | N | 16 | -40 to 85

SN74HC109NE4 技术参数

是否Rohs认证: 符合生命周期:Active
零件包装代码:DIP包装说明:DIP, DIP16,.3
针数:16Reach Compliance Code:compliant
ECCN代码:EAR99HTS代码:8542.39.00.01
Factory Lead Time:6 weeks风险等级:5.04
其他特性:DUMMY VAL系列:HC/UH
JESD-30 代码:R-PDIP-T16JESD-609代码:e4
长度:19.3 mm负载电容(CL):50 pF
逻辑集成电路类型:J-KBAR FLIP-FLOP最大频率@ Nom-Sup:25000000 Hz
最大I(ol):0.004 A位数:2
功能数量:2端子数量:16
最高工作温度:85 °C最低工作温度:-40 °C
输出极性:COMPLEMENTARY封装主体材料:PLASTIC/EPOXY
封装代码:DIP封装等效代码:DIP16,.3
封装形状:RECTANGULAR封装形式:IN-LINE
包装方法:TUBE峰值回流温度(摄氏度):NOT SPECIFIED
电源:2/6 V最大电源电流(ICC):0.04 mA
Prop。Delay @ Nom-Sup:58 ns传播延迟(tpd):220 ns
认证状态:Not Qualified施密特触发器:No
座面最大高度:5.08 mm子类别:FF/Latches
最大供电电压 (Vsup):6 V最小供电电压 (Vsup):2 V
标称供电电压 (Vsup):5 V表面贴装:NO
技术:CMOS温度等级:INDUSTRIAL
端子面层:Nickel/Palladium/Gold (Ni/Pd/Au)端子形式:THROUGH-HOLE
端子节距:2.54 mm端子位置:DUAL
处于峰值回流温度下的最长时间:NOT SPECIFIED触发器类型:POSITIVE EDGE
宽度:6.35 mm最小 fmax:29 MHz
Base Number Matches:1

SN74HC109NE4 数据手册

 浏览型号SN74HC109NE4的Datasheet PDF文件第2页浏览型号SN74HC109NE4的Datasheet PDF文件第3页浏览型号SN74HC109NE4的Datasheet PDF文件第4页浏览型号SN74HC109NE4的Datasheet PDF文件第5页 

SN74HC109NE4 替代型号

型号 品牌 替代类型 描述 数据表
SN74HC109N TI

类似代替

DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET

与SN74HC109NE4相关器件

型号 品牌 获取价格 描述 数据表
SN74HC109NP1 ROCHESTER

获取价格

J-Kbar Flip-Flop
SN74HC109NP3 TI

获取价格

IC IC,FLIP-FLOP,DUAL,J/K TYPE,HC-CMOS,DIP,16PIN,PLASTIC, FF/Latch
SN74HC109NSR TI

获取价格

具有清零和预置端的双路负边沿触发式 J-K 触发器 | NS | 16 | -40 to
SN74HC109NSRG4 TI

获取价格

Dual J-K Positive-Edge-Triggered Flip-Flops With Clear and Preset 16-SO -40 to 85
SN74HC10D TI

获取价格

TRIPLE 3-INPUT POSITIVE-NAND GATES
SN74HC10D-00 TI

获取价格

HC/UH SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14
SN74HC10D3 TI

获取价格

IC,LOGIC GATE,3 3-INPUT NAND,HC-CMOS,SOP,14PIN,PLASTIC
SN74HC10DBR TI

获取价格

TRIPLE 3-INPUT POSITIVE-NAND GATES
SN74HC10DBRE4 TI

获取价格

TRIPLE 3-INPUT POSITIVE-NAND GATES
SN74HC10DBRG4 TI

获取价格

TRIPLE 3-INPUT POSITIVE-NAND GATES