5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SN74F377DR
SN74F377DR PDF预览

SN74F377DR

更新时间： 2024-02-02 01:29:02
品牌 Logo 应用领域
德州仪器 - TI 触发器时钟
页数 文件大小 规格书
5页 71K
描述
F/FAST SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO20

阅读下载

中文翻译

获取价格

SN74F377DR 技术参数

生命周期：Contact Manufacturer包装说明：DIP,
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.64Is Samacsys：N
其他特性：WITH HOLD MODE系列：F/FAST
JESD-30 代码：R-PDIP-T20长度：24.325 mm
逻辑集成电路类型：D FLIP-FLOP位数：8
功能数量：1端子数量：20
最高工作温度：70 °C最低工作温度：
输出极性：TRUE封装主体材料：PLASTIC/EPOXY
封装代码：DIP封装形状：RECTANGULAR
封装形式：IN-LINE座面最大高度：5.08 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：TTL温度等级：COMMERCIAL
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL触发器类型：POSITIVE EDGE
宽度：7.62 mmBase Number Matches：1

SN74F377DR 数据手册

 浏览型号SN74F377DR的Datasheet PDF文件第2页浏览型号SN74F377DR的Datasheet PDF文件第3页浏览型号SN74F377DR的Datasheet PDF文件第4页浏览型号SN74F377DR的Datasheet PDF文件第5页 
SN74F377A  
OCTAL D-TYPE FLIP-FLOP  
WITH CLOCK ENABLE  
SDFS018D – D2932, MARCH 1987 – REVISED OCTOBER 1993  
DW OR N PACKAGE  
(TOP VIEW)  
• Contains Eight D-Type Flip-Flops  
With Single-Rail Outputs  
• Clock Enable Latched to Avoid False  
CE  
1Q  
1D  
2D  
2Q  
3Q  
3D  
4D  
4Q  
V
CC  
1
2
3
4
5
6
7
8
9
20  
19  
18  
17  
16  
15  
14  
13  
12  
Clocking  
8Q  
8D  
7D  
7Q  
6Q  
6D  
5D  
5Q  
• Applications Include:  
Buffer/Storage Registers  
Shift Registers  
Pattern Generators  
• Buffered Common Enable Input  
• Package Options Include Plastic  
Small-Outline Packages and Standard  
Plastic 300-mil DIPs  
GND 10  
11 CLK  
description  
The SN74F377A is a monolithic, positive-edge-triggered, octal, D-type flip-flop with clock enable inputs. The  
SN74F377A features a latched clock enable (CE) input.  
Information at the data (D) inputs meeting the setup time requirements is transferred to the Q outputs on the  
positive-going edge of the clock pulse if CE is low. Clock triggering occurs at a particular voltage level and is  
not directly related to the positive-going pulse. When the clock input is at either the high or low level, the D input  
signal has no effect at the output. The circuits are designed to prevent false clocking by transitions at the CE  
input.  
The SN74F377A is characterized for operation from 0°C to 70°C.  
FUNCTION TABLE  
(each flip-flop)  
INPUTS  
OUTPUT  
Q
CE  
H
L
CLK  
D
X
H
L
X
↑
Q
0
H
L
↑
L
X
L
X
Q
0
Copyright 1993, Texas Instruments Incorporated  
PRODUCTION DATA information is current as of publication date.  
Products conform to specifications per the terms of Texas Instruments  
standard warranty. Production processing does not necessarily include  
testing of all parameters.  
2–1  
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
12345

中文翻译

下载PDF

与SN74F377DR相关器件

型号 品牌 获取价格 描述 数据表
SN74F377DW TI

获取价格

 		IC IC,FLIP-FLOP,OCTAL,D TYPE,F-TTL,SOP,20PIN,PLASTIC, FF/Latch
SN74F377DW ROCHESTER

获取价格

 		Jbar-Kbar Flip-Flop
SN74F377N ROCHESTER

获取价格

 		D Flip-Flop, F/FAST Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, TTL, PDIP
SN74F377N-10 TI

获取价格

 		F/FAST SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDIP20
SN74F377N3 ROCHESTER

获取价格

 		Jbar-Kbar Flip-Flop
SN74F378 TI

获取价格

 		HEX D-TYPE FLIP-FLOP WITH CLOCK ENABLE
SN74F378D TI

获取价格

 		暂无描述
SN74F378D-00 TI

获取价格

 		F/FAST SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO16
SN74F378D-00R TI

获取价格

 		F/FAST SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO16
SN74F378DR TI

获取价格

 		6-bit D-type positive-edge-triggered flip-flops with clock enable 16-SOIC 0 to 70

与SN74F377DR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证