5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 移位寄存器> SN74F323
SN74F323 PDF预览

SN74F323

更新时间： 2024-02-22 07:25:25
品牌 Logo 应用领域
德州仪器 - TI 存储输出元件
页数 文件大小 规格书
8页 130K
描述
8-BIT UNIVERSAL SHIFT-STORAGE REGISTER WITH SYNCHRONOUS CLEAR AND 3-STATE OUTPUTS

阅读下载

获取价格

SN74F323 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：DIP
包装说明：DIP, DIP20,.3针数：20
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
风险等级：5.68其他特性：HOLD MODE; COMMON I/O PINS; TOTEMPOLE SERIAL SHIFT RIGHT & SHIFT LEFT OUTPUTS; GATED OUTPUT CONTROL
计数方向：BIDIRECTIONAL系列：F/FAST
JESD-30 代码：R-PDIP-T20长度：24.325 mm
负载电容（CL）：50 pF逻辑集成电路类型：PARALLEL IN PARALLEL OUT
最大频率@ Nom-Sup：70000000 Hz位数：8
功能数量：1端子数量：20
最高工作温度：70 °C最低工作温度：
输出特性：3-STATE输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：DIP
封装等效代码：DIP20,.3封装形状：RECTANGULAR
封装形式：IN-LINE峰值回流温度（摄氏度）：NOT SPECIFIED
电源：5 V最大电源电流（ICC）：95 mA
传播延迟（tpd）：12 ns认证状态：Not Qualified
座面最大高度：5.08 mm子类别：Shift Registers
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：TTL温度等级：COMMERCIAL
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
触发器类型：POSITIVE EDGE宽度：7.62 mm
最小 fmax：70 MHzBase Number Matches：1

SN74F323 数据手册

 浏览型号SN74F323的Datasheet PDF文件第2页浏览型号SN74F323的Datasheet PDF文件第3页浏览型号SN74F323的Datasheet PDF文件第4页浏览型号SN74F323的Datasheet PDF文件第5页浏览型号SN74F323的Datasheet PDF文件第6页浏览型号SN74F323的Datasheet PDF文件第7页 
ꢀꢁ ꢂꢃ ꢄꢅꢆ ꢅ  
ꢇ ꢈꢉꢊ ꢋꢌ ꢍꢁꢊ ꢎꢏꢐ ꢀꢑꢒꢌꢀ ꢓꢊꢄ ꢋꢈꢀꢋꢔ ꢐꢑꢕ ꢏꢌ ꢐꢏ ꢕ ꢊꢀ ꢋꢏ ꢐ  
ꢖ ꢊꢋ ꢓꢌ ꢀꢗꢁꢘ ꢓꢐꢔ ꢁꢔ ꢍꢀꢌ ꢘꢒ ꢏꢑꢐ ꢌꢑꢁꢙ ꢌꢅ ꢈꢀꢋꢑꢋ ꢏꢌ ꢔ ꢍꢋ ꢚꢍ ꢋꢀ  
SDFS072A − D2932, MARCH 1987 − REVISED OCTOBER 1993  
DW OR N PACKAGE  
(TOP VIEW)  
• Four Modes of Operation:  
Hold (Store)  
Shift Right  
Shift Left  
Load Data  
S0  
OE1  
OE2  
V
CC  
19 S1  
1
2
3
4
5
6
7
8
9
10  
20  
18 SL  
• Operates With Outputs Enabled or at High  
17  
16  
15  
14  
13  
12  
11  
G/Q  
Q
H′  
G
Impedance  
E/Q  
H/Q  
E
H
• 3-State Outputs Drive Bus Lines Directly  
• Can Be Cascaded for N-Bit Word Lengths  
• Synchronous Clear  
C/Q  
F/Q  
C
F
A/Q  
Q
D/Q  
B/Q  
A
D
A′  
B
CLR  
GND  
CLK  
SR  
• Applications:  
Stacked or Push-Down Registers  
Buffer Storage  
Accumulator Registers  
• Package Options Include Plastic  
Small-Outline Packages and Standard  
Plastic 300-mil DIPs  
description  
This 8-bit universal register features multiplexed I/O ports to achieve full 8-bit data handling in a single 20-pin  
package. Two function-select (S0, S1) and two output-enable (OE1, OE2) inputs can be used to choose the  
modes of operation listed in the function table.  
Synchronous parallel loading is accomplished by taking both S0 and S1 high. This places the 3-state outputs  
in a high-impedance state and permits data that is applied on the I/O ports to be clocked into the register.  
Reading out of the register can be accomplished while the outputs are enabled in any mode. Clearing occurs  
synchronously when the clear (CLR) input is low. Taking either OE1 or OE2 high disables the outputs but this  
has no effect on clearing, shifting, or storage of data.  
The SN74F323 is characterized for operation from 0°C to 70°C.  
FUNCTION TABLE  
INPUTS  
I/O PORTS  
OUTPUTS  
MODE  
Clear  
Hold  
†
†
CLR S1 S0 OE1  
OE2  
CLK SL SR A/Q  
B/Q  
L
C/Q  
L
D/Q  
E/Q  
L
F/Q  
L
G/Q  
L
H/Q  
L
Q
Q
A
B
C
D
E
F
G
H
A′  
H′  
L
L
X
L
L
X
H
L
L
L
X
L
L
L
L
L
L
X
L
↑
↑
↑
X
L
↑
↑
↑
↑
↑
X
X
X
X
X
X
X
H
L
X
X
X
X
X
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
H
L
X
L
X
X
X
X
X
X
X
X
H
H
H
H
H
H
H
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
Q
H0  
Q
H0  
Q
Gn  
Q
Gn  
A0  
A0  
B0  
C0  
D0  
D0  
Cn  
Cn  
En  
En  
E0  
F0  
G0  
G0  
H0  
A0  
A0  
X
L
X
H
H
L
L
Q
Q
Q
Q
Q
Q
Q
B0  
An  
An  
Cn  
Cn  
C0  
Bn  
Bn  
Dn  
E0  
Dn  
Dn  
F0  
En  
En  
Gn  
H0  
Gn  
Gn  
L
H
L
Q
Q
H
L
Shift  
Right  
Fn  
Fn  
Hn  
L
L
H
H
H
L
X
X
X
Q
Q
Q
Q
Q
Q
Q
H
L
h
Q
H
L
h
Shift  
Left  
Bn  
Bn  
Fn  
Fn  
Bn  
Bn  
L
L
Q
Q
Dn  
c
Gn  
f
Hn  
g
Load  
H
X
X
a
b
d
e
a
NOTE: a . . . h = the level of the steady-state input at inputs A through H, respectively. These data inputs are loaded into the flip-flops while the  
flip-flop outputs are isolated from the I/O terminals.  
†
When one or both output-enable inputs are high the eight I/O terminals are disabled to the high-impedance state; however, sequential operation  
or clearing of the register is not affected.  
ꢚ
ꢚ
ꢐ
ꢔ
ꢪ
ꢙ
ꢥ
ꢍ
ꢘ
ꢣ
ꢋ
ꢤ
ꢊ
ꢞ
ꢔ
ꢜ
ꢁ
ꢝ
ꢙ
ꢑ
ꢋ
ꢑ
ꢛ
ꢜ
ꢦ
ꢝ
ꢞ
ꢤ
ꢟ
ꢠ
ꢡ
ꢡ
ꢢ
ꢢ
ꢛ
ꢛ
ꢞ
ꢞ
ꢜ
ꢜ
ꢛ
ꢣ
ꢣ
ꢧ
ꢤ
ꢥ
ꢟ
ꢟ
ꢦ
ꢦ
ꢜ
ꢢ
ꢡ
ꢠ
ꢣ
ꢣ
ꢞ
ꢝ
ꢧ
ꢋꢦ  
ꢥ
ꢨ
ꢣ
ꢩ
ꢛ
ꢤ
ꢡ
ꢣ
ꢢ
ꢛ
ꢢ
ꢞ
ꢟ
ꢜ
ꢥ
ꢪ
ꢡ
ꢜ
ꢢ
ꢢ
ꢦ
ꢣ
ꢫ
Copyright 1993, Texas Instruments Incorporated  
ꢟ
ꢞ
ꢤ
ꢢ
ꢞ
ꢟ
ꢠ
ꢢ
ꢞ
ꢣ
ꢧ
ꢛ
ꢝ
ꢛ
ꢤ
ꢦ
ꢟ
ꢢ
ꢬ
ꢢ
ꢦ
ꢟ
ꢞ
ꢝ
ꢭ
ꢡ
ꢊ
ꢜ
ꢠ
ꢦ
ꢣ
ꢢ
ꢡ
ꢜ
ꢪ
ꢡ
ꢟ
ꢪ
ꢮ
ꢡ
ꢢ ꢦ ꢣ ꢢꢛ ꢜꢰ ꢞꢝ ꢡ ꢩꢩ ꢧꢡ ꢟ ꢡ ꢠ ꢦ ꢢ ꢦ ꢟ ꢣ ꢫ  
ꢟ
ꢟ
ꢡ
ꢜ
ꢢ
ꢯ
ꢫ
ꢚ
ꢟ
ꢞ
ꢪ
ꢥ
ꢤ
ꢢ
ꢛ
ꢞ
ꢜ
ꢧ
ꢟ
ꢞ
ꢤ
ꢦ
ꢣ
ꢣ
ꢛ
ꢜ
ꢰ
ꢪ
ꢞ
ꢦ
ꢣ
ꢜ
ꢞ
ꢢ
ꢜ
ꢦ
ꢤ
ꢦ
ꢣ
ꢣ
ꢡ
ꢟ
ꢛ
ꢩ
ꢯ
ꢛ
ꢜ
ꢤ
ꢩ
ꢥ
ꢪ
ꢦ
2−1  
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251−1443  
12345678

下载PDF

与SN74F323相关器件

型号 品牌 描述 获取价格 数据表
SN74F323D TI IC,SHIFT REGISTER,F-TTL,SOP,20PIN,PLASTIC

获取价格
SN74F323D3 TI SN74F323D3

获取价格
SN74F323DW TI Universal shift / storage registers 20-SOIC 0 to 70

获取价格
SN74F323DWR TI Universal shift / storage registers 20-SOIC 0 to 70

获取价格
SN74F323DWR ROCHESTER Parallel In Parallel Out, F/FAST Series, 8-Bit, Bidirectional, True Output, TTL, PDSO20, P

获取价格
SN74F323N TI Universal shift / storage registers 20-PDIP 0 to 70

获取价格

与SN74F323相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证