SN74AS533DW

更新时间： 2024-11-14 13:13:47

品牌	Logo	应用领域
德州仪器 - TI		锁存器输出元件
页数	文件大小	规格书
12页	339K
描述
AS SERIES, 8-BIT DRIVER, INVERTED OUTPUT, PDSO20

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SN74AS533DW 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
Reach Compliance Code：	not_compliant	风险等级：	5.9
Is Samacsys：	N	系列：	AS
JESD-30 代码：	R-PDSO-G20	长度：	12.8 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	BUS DRIVER
位数：	8	功能数量：	1
端口数量：	2	端子数量：	20
最高工作温度：	70 °C	最低工作温度：
输出特性：	3-STATE	输出极性：	INVERTED
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装等效代码：	SOP20,.4	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	5 V	最大电源电流（ICC）：	100 mA
传播延迟（tpd）：	8 ns	认证状态：	Not Qualified
座面最大高度：	2.65 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	TTL	温度等级：	COMMERCIAL
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	7.5 mm	Base Number Matches：	1

SN74AS533DW 数据手册

SN74ALS533A, SN74AS533A

OCTAL D-TYPE TRANSPARENT LATCHES

WITH 3-STATE OUTPUTS

SDAS270 – DECEMBER 1994

DW OR N PACKAGE

(TOP VIEW)

• Eight Latches in a Single Package

• 3-State Bus-Driving Inverting Outputs

• Full Parallel Access for Loading

• Buffered Control Inputs

• pnp Inputs Reduce dc Loading on

Data Lines

• Package Options Include Plastic

Small-Outline (DW) Packages and Standard

Plastic (N) 300-mil DIPs

description

GND

These 8-bit D-type transparent latches feature

3-state outputs designed specifically for driving

highly capacitive or relatively low-impedance

loads. They are particularly suitable for

implementing buffer registers, I/O ports,

bidirectional bus drivers, and working registers.

While latch-enable (LE) input is high, the Q outputs follow the complements of the data (D) inputs. When LE is

taken low, the Q outputs are latched at the inverses of the levels set up at the D inputs. The SN74ALS533A and

SN74AS533A are functionally equivalent to the SN74ALS373A and SN74AS373, except for having inverted

outputs.

A buffered output-enable (OE) input places the eight outputs in either a normal logic state (high or low logic

levels) or a high-impedance state. In the high-impedance state, the outputs neither load nor drive the bus lines

significantly. The high-impedance state and increased drive provide the capability to drive bus lines without

interface or pullup components.

OE does not affect the internal operations of the latches. Old data can be retained or new data can be entered

while the outputs are off.

The SN74ALS533A and SN74AS533A are characterized for operation from 0°C to 70°C.

FUNCTION TABLE

(each latch)

INPUTS

OUTPUT

PRODUCTION DATA information is current as of publication date.

Products conform to specifications per the terms of Texas Instruments

standard warranty. Production processing does not necessarily include

testing of all parameters.

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

12 3 4 5 6 7...12

中文翻译

下载PDF

与SN74AS533DW相关器件

型号	品牌	获取价格	描述	数据表
SN74AS533DW3	TI	获取价格	SN74AS533DW3
SN74AS533DWP3	TI	获取价格	SN74AS533DWP3
SN74AS533DWR	TI	获取价格	AS SERIES, 8-BIT DRIVER, INVERTED OUTPUT, PDSO20
SN74AS533FN	TI	获取价格	IC,LATCH,SINGLE,8-BIT,AS-TTL,LDCC,20PIN,PLASTIC
SN74AS533FN3	TI	获取价格	SN74AS533FN3
SN74AS533N	TI	获取价格	Octal D-Type Transparent Latches With 3-State Outputs 20-PDIP 0 to 70
SN74AS533N1	TI	获取价格	IC,LATCH,SINGLE,8-BIT,AS-TTL,DIP,20PIN,PLASTIC
SN74AS533N3	TI	获取价格	AS SERIES, 8-BIT DRIVER, INVERTED OUTPUT, PDIP20
SN74AS534	TI	获取价格	OCTAL D-TYPE EDGE-TRIGGERED FLIP-FLOPS WITH 3-STATE OUTPUTS
SN74AS534ADW	TI	获取价格	IC AS SERIES, 8-BIT DRIVER, INVERTED OUTPUT, PDSO20, PLASTIC, SO-20, Bus Driver/Transceive

与SN74AS533DW相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

6
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

3
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

29
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

12

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74AS533DW

SN74AS533DW 技术参数

SN74AS533DW 数据手册

与SN74AS533DW相关器件

与SN74AS533DW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74AS533DW

SN74AS533DW 技术参数

SN74AS533DW 数据手册

与SN74AS533DW相关器件

与SN74AS533DW相关文章

您还可以找

您在本页遇到什么问题？