5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> SN74AS533AN
SN74AS533AN PDF预览

SN74AS533AN

更新时间： 2024-11-13 23:03:11
品牌 Logo 应用领域
德州仪器 - TI 锁存器输出元件
页数 文件大小 规格书
12页 339K
描述
OCTAL D-TYPE TRANSPARENT LATCHES WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

SN74AS533AN 技术参数

是否无铅： 含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：DIP
包装说明：DIP, DIP20,.3针数：20
Reach Compliance Code：unknownECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.81
系列：ASJESD-30 代码：R-PDIP-T20
JESD-609代码：e4长度：24.325 mm
负载电容（CL）：50 pF逻辑集成电路类型：BUS DRIVER
最大I（ol）：0.048 A位数：8
功能数量：1端口数量：2
端子数量：20最高工作温度：70 °C
最低工作温度：输出特性：3-STATE
输出极性：INVERTED封装主体材料：PLASTIC/EPOXY
封装代码：DIP封装等效代码：DIP20,.3
封装形状：RECTANGULAR封装形式：IN-LINE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：5 V
最大电源电流（ICC）：100 mAProp。Delay @ Nom-Sup：7.5 ns
传播延迟（tpd）：9 ns认证状态：Not Qualified
座面最大高度：5.08 mm子类别：FF/Latches
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：TTL温度等级：COMMERCIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：7.62 mm
Base Number Matches：1

SN74AS533AN 数据手册

 浏览型号SN74AS533AN的Datasheet PDF文件第2页浏览型号SN74AS533AN的Datasheet PDF文件第3页浏览型号SN74AS533AN的Datasheet PDF文件第4页浏览型号SN74AS533AN的Datasheet PDF文件第5页浏览型号SN74AS533AN的Datasheet PDF文件第6页浏览型号SN74AS533AN的Datasheet PDF文件第7页 
SN74ALS533A, SN74AS533A  
OCTAL D-TYPE TRANSPARENT LATCHES  
WITH 3-STATE OUTPUTS  
SDAS270 – DECEMBER 1994  
DW OR N PACKAGE  
(TOP VIEW)  
• Eight Latches in a Single Package  
• 3-State Bus-Driving Inverting Outputs  
• Full Parallel Access for Loading  
• Buffered Control Inputs  
1
2
3
4
5
6
7
8
9
10  
20  
19  
18  
17  
16  
15  
14  
13  
12  
11  
OE  
1Q  
V
CC  
8Q  
8D  
7D  
7Q  
6Q  
6D  
5D  
5Q  
LE  
1D  
• pnp Inputs Reduce dc Loading on  
2D  
Data Lines  
2Q  
• Package Options Include Plastic  
Small-Outline (DW) Packages and Standard  
Plastic (N) 300-mil DIPs  
3Q  
3D  
4D  
4Q  
description  
GND  
These 8-bit D-type transparent latches feature  
3-state outputs designed specifically for driving  
highly capacitive or relatively low-impedance  
loads. They are particularly suitable for  
implementing buffer registers, I/O ports,  
bidirectional bus drivers, and working registers.  
While latch-enable (LE) input is high, the Q outputs follow the complements of the data (D) inputs. When LE is  
taken low, the Q outputs are latched at the inverses of the levels set up at the D inputs. The SN74ALS533A and  
SN74AS533A are functionally equivalent to the SN74ALS373A and SN74AS373, except for having inverted  
outputs.  
A buffered output-enable (OE) input places the eight outputs in either a normal logic state (high or low logic  
levels) or a high-impedance state. In the high-impedance state, the outputs neither load nor drive the bus lines  
significantly. The high-impedance state and increased drive provide the capability to drive bus lines without  
interface or pullup components.  
OE does not affect the internal operations of the latches. Old data can be retained or new data can be entered  
while the outputs are off.  
The SN74ALS533A and SN74AS533A are characterized for operation from 0°C to 70°C.  
FUNCTION TABLE  
(each latch)  
INPUTS  
OUTPUT  
Q
OE  
L
LE  
H
H
L
D
H
L
L
L
H
L
X
X
Q
0
H
X
Z
Copyright 1994, Texas Instruments Incorporated  
PRODUCTION DATA information is current as of publication date.  
Products conform to specifications per the terms of Texas Instruments  
standard warranty. Production processing does not necessarily include  
testing of all parameters.  
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...12

中文翻译

下载PDF

SN74AS533AN 替代型号

型号 品牌 替代类型 描述 数据表
SN74AS533ANE4 TI

类似代替

 OCTAL D-TYPE TRANSPARENT LATCHES WITH 3-STATE OUTPUTS
SN74ALS533AN TI

类似代替

 OCTAL D-TYPE TRANSPARENT LATCHES WITH 3-STATE OUTPUTS
SN74AS534DW TI

功能相似

 OCTAL D-TYPE EDGE-TRIGGERED FLIP-FLOPS WITH 3-STATE OUTPUTS

与SN74AS533AN相关器件

型号 品牌 获取价格 描述 数据表
SN74AS533ANE4 TI

获取价格

 		OCTAL D-TYPE TRANSPARENT LATCHES WITH 3-STATE OUTPUTS
SN74AS533DW TI

获取价格

 		AS SERIES, 8-BIT DRIVER, INVERTED OUTPUT, PDSO20
SN74AS533DW3 TI

获取价格

 		SN74AS533DW3
SN74AS533DWP3 TI

获取价格

 		SN74AS533DWP3
SN74AS533DWR TI

获取价格

 		AS SERIES, 8-BIT DRIVER, INVERTED OUTPUT, PDSO20
SN74AS533FN TI

获取价格

 		IC,LATCH,SINGLE,8-BIT,AS-TTL,LDCC,20PIN,PLASTIC
SN74AS533FN3 TI

获取价格

 		SN74AS533FN3
SN74AS533N TI

获取价格

 		Octal D-Type Transparent Latches With 3-State Outputs 20-PDIP 0 to 70
SN74AS533N1 TI

获取价格

 		IC,LATCH,SINGLE,8-BIT,AS-TTL,DIP,20PIN,PLASTIC
SN74AS533N3 TI

获取价格

 		AS SERIES, 8-BIT DRIVER, INVERTED OUTPUT, PDIP20

与SN74AS533AN相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证