5秒后页面跳转
捷配首页

Datasheet > SN74AS109ADRE4
SN74AS109ADRE4 PDF预览

SN74AS109ADRE4

更新时间： 2024-11-20 15:52:11
品牌 Logo 应用领域
德州仪器 - TI 光电二极管输出元件逻辑集成电路触发器
页数 文件大小 规格书
18页 1024K
描述
AS SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, GREEN,PLASTIC, SO-16

阅读下载

中文翻译

获取价格

SN74AS109ADRE4 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：GREEN,PLASTIC, SO-16针数：16
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.61Is Samacsys：N
系列：ASJESD-30 代码：R-PDSO-G16
长度：9.9 mm负载电容（CL）：50 pF
逻辑集成电路类型：J-KBAR FLIP-FLOP位数：2
功能数量：2端子数量：16
最高工作温度：70 °C最低工作温度：
输出极性：COMPLEMENTARY封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装等效代码：SOP16,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
包装方法：TAPE AND REEL峰值回流温度（摄氏度）：NOT SPECIFIED
最大电源电流（ICC）：17 mA传播延迟（tpd）：9 ns
认证状态：Not Qualified座面最大高度：1.75 mm
子类别：FF/Latches最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：TTL
温度等级：COMMERCIAL端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED触发器类型：POSITIVE EDGE
宽度：3.9 mm最小 fmax：105 MHz
Base Number Matches：1

SN74AS109ADRE4 数据手册

 浏览型号SN74AS109ADRE4的Datasheet PDF文件第2页浏览型号SN74AS109ADRE4的Datasheet PDF文件第3页浏览型号SN74AS109ADRE4的Datasheet PDF文件第4页浏览型号SN74AS109ADRE4的Datasheet PDF文件第5页浏览型号SN74AS109ADRE4的Datasheet PDF文件第6页浏览型号SN74AS109ADRE4的Datasheet PDF文件第7页 
ꢀ ꢁꢂ ꢃ ꢄꢅ ꢀꢆ ꢇ ꢈ ꢄꢉꢊ ꢀꢁꢂ ꢃ ꢄ ꢀꢆ ꢇ ꢈ ꢄꢉꢊ ꢀꢁꢋ ꢃ ꢄ ꢅ ꢀꢆ ꢇ ꢈ ꢄꢉ ꢊ ꢀ ꢁꢋꢃ ꢄꢀ ꢆꢇ ꢈꢄ  
ꢌꢍꢄ ꢅꢊꢎ ꢏꢐ ꢊꢑ ꢒ ꢀꢓꢔ ꢓ ꢕꢖꢏꢖꢌ ꢗꢖ ꢏꢔꢘ ꢓꢗ ꢗ ꢖꢘ ꢖꢌꢊꢙ ꢅ ꢓꢑ ꢏ ꢙꢅꢒ ꢑ ꢀ  
ꢚ ꢓꢔ ꢛꢊ ꢜꢅꢖ ꢄꢘꢊꢄꢁꢌꢊ ꢑ ꢘꢖ ꢀ ꢖꢔ  
SDAS198B − APRIL 1982 − REVISED AUGUST 1995  
SN54ALS109A, SN54AS109A . . . J PACKAGE  
SN74ALS109A, SN74AS109A . . . D OR N PACKAGE  
(TOP VIEW)  
• Package Options Include Plastic  
Small-Outline (D) Packages, Ceramic Chip  
Carriers (FK), and Standard Plastic (N) and  
Ceramic (J) 300-mil DIPs  
1CLR  
1J  
V
CC  
2CLR  
2J  
1
2
3
4
5
6
7
8
16  
15  
14  
13  
12  
TYPICAL MAXIMUM TYPICAL POWER  
1K  
CLOCK  
FREQUENCY  
(MHz)  
DISSIPATION  
PER FLIP-FLOP  
(mW)  
TYPE  
1CLK  
1PRE  
1Q  
2K  
2CLK  
′ALS109A  
′AS109A  
50  
6
11 2PRE  
129  
29  
10  
9
1Q  
2Q  
2Q  
GND  
description  
SN54ALS109A, SN54AS109A . . . FK PACKAGE  
(TOP VIEW)  
These devices contain two independent J-K  
positive-edge-triggered flip-flops. A low level at  
the preset (PRE) or clear (CLR) inputs sets or  
resets the outputs regardless of the levels of the  
other inputs. When PRE and CLR are inactive  
(high), data at the J and K inputs meeting the  
setup-time requirements are transferred to the  
outputs on the positive-going edge of the clock  
(CLK) pulse. Clock triggering occurs at a voltage  
level and is not directly related to the rise time of  
the clock pulse. Following the hold-time interval,  
data at the J and K inputs can be changed without  
affecting the levels at the outputs. These versatile  
flip-flops can perform as toggle flip-flops by  
grounding K and tying J high. They also can  
perform as D-type flip-flops if J and K are tied  
together.  
3
2
1 20 19  
18  
1K  
1CLK  
NC  
4
5
6
7
8
2J  
17  
16  
15  
14  
2K  
NC  
1PRE  
1Q  
2CLK  
2PRE  
9 10 11 12 13  
NC − No internal connection  
The SN54ALS109A and SN54AS109A are characterized for operation over the full military temperature range  
of −55°C to 125°C. The SN74ALS109A and SN74AS109A are characterized for operation from 0°C to 70°C.  
FUNCTION TABLE  
INPUTS  
OUTPUTS  
PRE  
L
CLR  
H
CLK  
X
J
X
X
X
L
K
X
X
X
L
Q
H
L
Q
L
H
L
X
H
†
†
H
L
L
X
H
H
H
↑
L
H
H
H
↑
H
L
L
Toggle  
H
H
↑
H
H
X
Q0  
H
Q0  
L
H
H
↑
H
X
H
H
L
Q0  
Q0  
†
The output levels in this configuration are not specified to  
meet the minimum levels for V if the lows at PRE and  
OH  
maximum. Furthermore, this  
CLR are near  
V
IL  
configuration is nonstable; that is, it does not persist when  
either PRE or CLR returns to its inactive (high) level.  
ꢑꢘ ꢒ ꢌꢍ ꢜ ꢔꢓ ꢒꢁ ꢌ ꢄꢔꢄ ꢝꢞ ꢟ ꢠꢡ ꢢꢣ ꢤꢝꢠ ꢞ ꢝꢥ ꢦꢧ ꢡ ꢡ ꢨꢞꢤ ꢣꢥ ꢠꢟ ꢩꢧꢪ ꢫꢝꢦ ꢣꢤ ꢝꢠꢞ ꢬꢣ ꢤꢨ ꢭ  
ꢑꢡ ꢠ ꢬꢧꢦ ꢤ ꢥ ꢦ ꢠꢞ ꢟꢠ ꢡ ꢢ ꢤ ꢠ ꢥ ꢩꢨ ꢦ ꢝꢟ ꢝꢦꢣ ꢤꢝ ꢠꢞꢥ ꢩꢨ ꢡ ꢤꢮ ꢨ ꢤꢨ ꢡ ꢢꢥ ꢠꢟ ꢔꢨꢯ ꢣꢥ ꢓꢞꢥ ꢤꢡ ꢧꢢ ꢨꢞꢤ ꢥ  
ꢥ ꢤ ꢣ ꢞꢬ ꢣ ꢡꢬ ꢰ ꢣ ꢡꢡ ꢣ ꢞ ꢤꢱꢭ ꢑꢡ ꢠ ꢬꢧꢦ ꢤꢝꢠꢞ ꢩꢡ ꢠꢦ ꢨꢥ ꢥꢝ ꢞꢲ ꢬꢠꢨ ꢥ ꢞꢠꢤ ꢞꢨ ꢦꢨ ꢥꢥ ꢣꢡ ꢝꢫ ꢱ ꢝꢞꢦ ꢫꢧꢬ ꢨ  
ꢤ ꢨ ꢥ ꢤꢝ ꢞꢲ ꢠꢟ ꢣ ꢫꢫ ꢩꢣ ꢡ ꢣ ꢢ ꢨ ꢤ ꢨ ꢡ ꢥ ꢭ  
Copyright 1995, Texas Instruments Incorporated  
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251−1443  
1234567...18

中文翻译

下载PDF

与SN74AS109ADRE4相关器件

型号 品牌 获取价格 描述 数据表
SN74AS109ADRG4 TI

获取价格

 		AS SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, PL
SN74AS109AN TI

获取价格

 		DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET
SN74AS109ANE4 TI

获取价格

 		AS SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP16, RO
SN74AS109ANSR TI

获取价格

 		DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET
SN74AS109ANSRE4 TI

获取价格

 		AS SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, GR
SN74AS109ANSRG4 TI

获取价格

 		AS SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, GR
SN74AS109D TI

获取价格

 		暂无描述
SN74AS109DR TI

获取价格

 		Dual J-K Positive-Edge-Triggered Flip-Flops With Clear And Preset 16-SOIC 0 to 70
SN74AS109J TI

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,AS-TTL,DIP,16PIN,CERAMIC
SN74AS109N TI

获取价格

 		Dual J-K Positive-Edge-Triggered Flip-Flops With Clear And Preset 16-PDIP 0 to 70

与SN74AS109ADRE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证