Datasheet > 逻辑 > 总线驱动器/收发器> SN74ALVCH373ZQNR

SN74ALVCH373ZQNR

更新时间： 2024-09-28 22:06:35

品牌	Logo	应用领域
德州仪器 - TI		锁存器输出元件
页数	文件大小	规格书
12页	213K
描述
OCTAL TRANSPARENT D-TYPE LATCH WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SN74ALVCH373ZQNR 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Lifetime Buy	零件包装代码：	BGA
包装说明：	VFBGA, BGA20,4X5,25	针数：	20
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	Factory Lead Time：	1 week
风险等级：	7.71	控制类型：	ENABLE LOW/HIGH
计数方向：	UNIDIRECTIONAL	系列：	ALVC/VCX/A
JESD-30 代码：	R-PBGA-B20	JESD-609代码：	e1
长度：	4 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	BUS DRIVER	最大I（ol）：	0.024 A
湿度敏感等级：	1	位数：	8
功能数量：	1	端口数量：	2
端子数量：	20	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	VFBGA	封装等效代码：	BGA20,4X5,25
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY, VERY THIN PROFILE, FINE PITCH
包装方法：	TR	峰值回流温度（摄氏度）：	260
电源：	3.3 V	最大电源电流（ICC）：	0.02 mA
Prop。Delay @ Nom-Sup：	3.6 ns	传播延迟（tpd）：	6.1 ns
认证状态：	Not Qualified	座面最大高度：	1 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	1.65 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)
端子形式：	BALL	端子节距：	0.65 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	NOT SPECIFIED
翻译：	N/A	宽度：	3 mm
Base Number Matches：	1

SN74ALVCH373ZQNR 数据手册

ꢀꢁ ꢂꢃ ꢄꢅꢆ ꢇꢈ ꢉꢂ ꢉ

ꢊ ꢇꢋꢄꢅ ꢋ ꢌꢄꢁꢀ ꢍꢄꢌꢎ ꢁꢋ ꢏꢐꢋ ꢑꢍ ꢎ ꢅꢄꢋꢇ ꢈ

ꢒ ꢓꢋ ꢈ ꢉ ꢐꢀꢋꢄꢋ ꢎ ꢊ ꢔꢋ ꢍꢔ ꢋꢀ

SCES116G − JULY 1997 − REVISED AUGUST 2003

DGV, DW, OR PW PACKAGE

(TOP VIEW)

Operates From 1.65 V to 3.6 V

Max t of 3.3 ns at 3.3 V

24-mA Output Drive at 3.3 V

19 8Q

18 8D

17 7D

16 7Q

15 6Q

14 6D

13 5D

12 5Q

11 LE

Bus Hold on Data Inputs Eliminates the

Need for External Pullup/Pulldown

Resistors

Latch-Up Performance Exceeds 100 mA Per

JESD 78, Class II

ESD Protection Exceeds JESD 22

− 2000-V Human-Body Model (A114-A)

− 200-V Machine Model (A115-A)

GND 10

− 1000-V Charged-Device Model (C101)

description/ordering information

This octal transparent D-type latch is designed for 1.65-V to 3.6-V V

operation.

The SN74ALVCH373 is particularly suitable for implementing buffer registers, I/O ports, bidirectional bus

drivers, and working registers. While the latch-enable (LE) input is high, the Q outputs follow the data (D) inputs.

When LE is taken low, the Q outputs are latched at the logic levels set up at the D inputs.

A buffered output-enable (OE) input can be used to place the eight outputs in either a normal logic state (high

or low logic levels) or the high-impedance state. In the high-impedance state, the outputs neither load nor drive

the bus lines significantly. The high-impedance state and increased drive provide the capability to drive bus

lines without interface or pullup components.

OE does not affect the internal operations of the latches. Old data can be retained or new data can be entered

while the outputs are in the high-impedance state.

To ensure the high-impedance state during power up or power down, OE should be tied to V

resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

through a pullup

Active bus-hold circuitry holds unused or undriven inputs at a valid logic state. Use of pullup or pulldown resistors

with the bus-hold circuitry is not recommended.

ORDERING INFORMATION

ORDERABLE

PART NUMBER

TOP-SIDE

MARKING

†

PACKAGE

Tube

SN74ALVCH373DW

SN74ALVCH373DWR

SN74ALVCH373PWR

SN74ALVCH373DGVR

SN74ALVCH373GQNR

SN74ALVCH373ZQNR

SOIC − DW

ALVCH373

Tape and reel

TSSOP − PW

TVSOP − DGV

VB373

−40°C to 85°C

VFBGA − GQN

Tape and reel

VB373

VFBGA − ZQN (Pb-free)

†

Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are

available at www.ti.com/sc/package.

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of

Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

ꢍ

ꢌ

ꢊ

ꢤ

ꢏ

ꢟ

ꢔ

ꢇ

ꢝ

ꢋ

ꢞ

ꢓ

ꢘ

ꢊ

ꢖ

ꢁ

ꢗ

ꢏ

ꢄ

ꢋ

ꢄ

ꢕ

ꢖ

ꢠ

ꢗ

ꢘ

ꢞ

ꢙ

ꢚ

ꢛ

ꢜ

ꢕ

ꢘ

ꢖ

ꢕ

ꢝ

ꢡ

ꢞ

ꢟ

ꢙ

ꢠ

ꢖ

ꢜ

ꢛ

ꢚ

ꢝ

ꢘ

ꢗ

ꢡ

ꢋꢠ

ꢟ

ꢢ

ꢝ

ꢣ

ꢕ

ꢞ

ꢛ

ꢝ

ꢜ

ꢕ

ꢜ

ꢘ

ꢙ

ꢖ

ꢟ

ꢤ

ꢛ

ꢖ

ꢜ

ꢠ

ꢝ

ꢥ

ꢙ

ꢘ

ꢞ

ꢜ

ꢘ

ꢙ

ꢚ

ꢜ

ꢘ

ꢝ

ꢡ

ꢕ

ꢗ

ꢕ

ꢞ

ꢠ

ꢙ

ꢜ

ꢦ

ꢜ

ꢠ

ꢙ

ꢘ

ꢗ

ꢧ

ꢛ

ꢓ

ꢖ

ꢚ

ꢠ

ꢝ

ꢜ

ꢛ

ꢖ

ꢤ

ꢛ

ꢙ

ꢤ

ꢨ

ꢛ

ꢜ ꢠ ꢝ ꢜꢕ ꢖꢪ ꢘꢗ ꢛ ꢣꢣ ꢡꢛ ꢙ ꢛ ꢚ ꢠ ꢜ ꢠ ꢙ ꢝ ꢥ

ꢙ

ꢛ

ꢖ

ꢜ

ꢩ

ꢥ

ꢍ

ꢙ

ꢘ

ꢤ

ꢟ

ꢞ

ꢜ

ꢕ

ꢘ

ꢖ

ꢡ

ꢙ

ꢘ

ꢞ

ꢠ

ꢝ

ꢕ

ꢖ

ꢪ

ꢤ

ꢘ

ꢠ

ꢝ

ꢖ

ꢘ

ꢜ

ꢖ

ꢠ

ꢞꢠ

ꢝ

ꢛ

ꢙ

ꢕ

ꢣ

ꢩ

ꢕ

ꢖ

ꢞ

ꢣ

ꢟ

ꢤ

ꢠ

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

12 3 4 5 6 7...12

中文翻译

下载PDF

与SN74ALVCH373ZQNR相关器件

型号	品牌	获取价格	描述	数据表
SN74ALVCH374	TI	获取价格	OCTAL POSITIVE EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH 3-STATE OUTPUTS
SN74ALVCH374_16	TI	获取价格	OCTAL POSITIVE EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH 3-STATE OUTPUTS
SN74ALVCH374DBR	TI	获取价格	暂无描述
SN74ALVCH374DBRE4	TI	获取价格	ALVC/VCX/A SERIES, 8-BIT DRIVER, TRUE OUTPUT, PDSO20, GREEN, PLASTIC, SSOP-20
SN74ALVCH374DBRG4	TI	获取价格	ALVC/VCX/A SERIES, 8-BIT DRIVER, TRUE OUTPUT, PDSO20, GREEN, PLASTIC, SSOP-20
SN74ALVCH374DGV	TI	获取价格	OCTAL POSITIVE EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH 3-STATE OUTPUTS
SN74ALVCH374DGVR	TI	获取价格	Octal Positive-Edge-Triggered D-Type Flip-Flop With 3-State Outputs 20-TVSOP -40 to 85
SN74ALVCH374DW	TI	获取价格	OCTAL POSITIVE EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH 3-STATE OUTPUTS
SN74ALVCH374DWE4	TI	获取价格	ALVC/VCX/A SERIES, 8-BIT DRIVER, TRUE OUTPUT, PDSO20, GREEN, PLASTIC, SOIC-20
SN74ALVCH374DWG4	TI	获取价格	ALVC/VCX/A SERIES, 8-BIT DRIVER, TRUE OUTPUT, PDSO20, GREEN, PLASTIC, SOIC-20

与SN74ALVCH373ZQNR相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

24
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

22
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

22
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

34

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74ALVCH373ZQNR

SN74ALVCH373ZQNR 技术参数

SN74ALVCH373ZQNR 数据手册

与SN74ALVCH373ZQNR相关器件

与SN74ALVCH373ZQNR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74ALVCH373ZQNR

SN74ALVCH373ZQNR 技术参数

SN74ALVCH373ZQNR 数据手册

与SN74ALVCH373ZQNR相关器件

与SN74ALVCH373ZQNR相关文章

您还可以找

您在本页遇到什么问题？