5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> SN74ALVC125DRE4
SN74ALVC125DRE4 PDF预览

SN74ALVC125DRE4

更新时间： 2024-11-18 05:24:55
品牌 Logo 应用领域
德州仪器 - TI 总线驱动器总线收发器逻辑集成电路光电二极管输出元件
页数 文件大小 规格书
11页 254K
描述
QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

SN74ALVC125DRE4 技术参数

是否Rohs认证：符合生命周期：Obsolete
零件包装代码：SOIC包装说明：GREEN, PLASTIC, SOIC-14
针数：14Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.14
Is Samacsys：N控制类型：ENABLE LOW
系列：ALVC/VCX/AJESD-30 代码：R-PDSO-G14
JESD-609代码：e4长度：8.65 mm
负载电容（CL）：50 pF逻辑集成电路类型：BUS DRIVER
最大I（ol）：0.024 A湿度敏感等级：1
位数：1功能数量：4
端口数量：2端子数量：14
最高工作温度：85 °C最低工作温度：-40 °C
输出特性：3-STATE输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP14,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE包装方法：TAPE AND REEL
峰值回流温度（摄氏度）：260电源：3.3 V
Prop。Delay @ Nom-Sup：2.8 ns传播延迟（tpd）：5.3 ns
认证状态：Not Qualified座面最大高度：1.75 mm
子类别：Bus Driver/Transceivers最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：1.65 V标称供电电压 (Vsup)：1.8 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：3.9 mmBase Number Matches：1

SN74ALVC125DRE4 数据手册

 浏览型号SN74ALVC125DRE4的Datasheet PDF文件第2页浏览型号SN74ALVC125DRE4的Datasheet PDF文件第3页浏览型号SN74ALVC125DRE4的Datasheet PDF文件第4页浏览型号SN74ALVC125DRE4的Datasheet PDF文件第5页浏览型号SN74ALVC125DRE4的Datasheet PDF文件第6页浏览型号SN74ALVC125DRE4的Datasheet PDF文件第7页 
SN74ALVC125  
QUADRUPLE BUS BUFFER GATE  
WITH 3-STATE OUTPUTS  
www.ti.com  
SCES110H–JULY 1997–REVISED SEPTEMBER 2004  
FEATURES  
D, DGV, NS, OR PW PACKAGE  
(TOP VIEW)  
•
•
•
•
Operates from 1.65 V to 3.6 V  
Max tpd of 2.8 ns at 3.3 V  
1
2
3
4
5
6
7
14  
13  
12  
11  
10  
9
1OE  
1A  
V
CC  
±24-mA Output Drive at 3.3 V  
4OE  
4A  
4Y  
3OE  
3A  
3Y  
Latch-up Performance Exceeds 250 mA Per  
JESD 17  
1Y  
2OE  
2A  
2Y  
GND  
•
ESD Performance Exceeds JESD 22  
– 2000-V Human-Body Model (A114-A)  
– 200-V Machine Model (A115-A)  
8
– 1000-V Charged-Device Model (C101)  
DESCRIPTION/ORDERING INFORMATION  
This quadruple bus buffer gate is designed for 1.65-V to 3.6-V VCC operation.  
The SN74ALVC125 features independent line drivers with 3-state outputs. Each output is disabled when the  
associated output-enable (OE) input is high.  
To ensure the high-impedance state during power up or power down, OE should be tied to VCC through a pullup  
resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.  
ORDERING INFORMATION  
TA  
PACKAGE(1)  
ORDERABLE PART NUMBER  
SN74ALVC125D  
TOP-SIDE MARKING  
ALVC125  
Tube  
SOIC - D  
Tape and reel  
SN74ALVC125DR  
SOP - NS  
Tape and reel  
Tube  
SN74ALVC125NSR  
SN74ALVC125PW  
ALVC125  
VA125  
-40°C to 85°C  
TSSOP - PW  
TVSOP - DGV  
Tape and reel  
Tape and reel  
SN74ALVC125PWR  
SN74ALVC125DGVR  
VA125  
(1) Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available at  
www.ti.com/sc/package.  
FUNCTION TABLE  
(each buffer)  
INPUTS  
OUTPUT  
Y
OE  
L
A
H
L
H
L
L
H
X
Z
LOGIC DIAGRAM (POSITIVE LOGIC)  
1
2
10  
1OE  
1A  
3OE  
9
8
3
6
3A  
3Y  
4Y  
1Y  
2Y  
4
5
13  
12  
2OE  
2A  
4OE  
4A  
11  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas  
Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
PRODUCTION DATA information is current as of publication date.  
Copyright © 1997–2004, Texas Instruments Incorporated  
Products conform to specifications per the terms of the Texas  
Instruments standard warranty. Production processing does not  
necessarily include testing of all parameters.  
1234567...11

中文翻译

下载PDF

SN74ALVC125DRE4 替代型号

型号 品牌 替代类型 描述 数据表
SN74ALVC125DG4 TI

完全替代

 Quadruple Bus Buffer Gates With 3-State Outputs 14-SOIC -40 to 85
SN74ALVC125DE4 TI

完全替代

 QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS
SN74ALVC125D TI

完全替代

 QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS

与SN74ALVC125DRE4相关器件

型号 品牌 获取价格 描述 数据表
SN74ALVC125DRG4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS
SN74ALVC125NSR TI

获取价格

 		QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS
SN74ALVC125NSRE4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS
SN74ALVC125PW TI

获取价格

 		QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS
SN74ALVC125PWE4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS
SN74ALVC125PWG4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS
SN74ALVC125PWR TI

获取价格

 		QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS
SN74ALVC125PWRE4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS
SN74ALVC125PWRG4 TI

获取价格

 		QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS
SN74ALVC126 TI

获取价格

 		QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS

与SN74ALVC125DRE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证