5秒后页面跳转
| 是否无铅： | 不含铅 | 是否Rohs认证： | 符合 |
| 生命周期： | Obsolete | 零件包装代码： | DIP |
| 包装说明： | DIP, DIP14,.3 | 针数： | 14 |
| Reach Compliance Code： | unknown | ECCN代码： | EAR99 |
| HTS代码： | 8542.39.00.01 | 风险等级： | 5.46 |
| Is Samacsys： | N | 系列： | ALS |
| JESD-30 代码： | R-PDIP-T14 | JESD-609代码： | e4 |
| 长度： | 19.305 mm | 负载电容（CL）： | 50 pF |
| 逻辑集成电路类型： | NAND GATE | 最大I（ol）： | 0.008 A |
| 功能数量： | 3 | 输入次数： | 3 |
| 端子数量： | 14 | 最高工作温度： | 70 °C |
| 最低工作温度： | 封装主体材料： | PLASTIC/EPOXY | |
| 封装代码： | DIP | 封装等效代码： | DIP14,.3 |
| 封装形状： | RECTANGULAR | 封装形式： | IN-LINE |
| 包装方法： | TUBE | 峰值回流温度（摄氏度）： | NOT SPECIFIED |
| 电源： | 5 V | 最大电源电流（ICC）： | 2.2 mA |
| Prop。Delay @ Nom-Sup： | 11 ns | 传播延迟（tpd）： | 10 ns |
| 认证状态： | Not Qualified | 施密特触发器： | NO |
| 座面最大高度： | 5.08 mm | 子类别： | Gates |
| 最大供电电压 (Vsup)： | 5.5 V | 最小供电电压 (Vsup)： | 4.5 V |
| 标称供电电压 (Vsup)： | 5 V | 表面贴装： | NO |
| 技术： | TTL | 温度等级： | COMMERCIAL |
| 端子面层： | Nickel/Palladium/Gold (Ni/Pd/Au) | 端子形式： | THROUGH-HOLE |
| 端子节距： | 2.54 mm | 端子位置： | DUAL |
| 处于峰值回流温度下的最长时间： | NOT SPECIFIED | 宽度： | 7.62 mm |
| Base Number Matches： | 1 |
| 型号 | 品牌 | 替代类型 | 描述 | 数据表 |
| SN74ALS10ADRE4 | TI |
完全替代  |
TRIPLE 3-INPUT POSITIVE-NAND GATES |
|
| SN74ALS10ADR | TI |
完全替代 |
TRIPLE 3-INPUT POSITIVE-NAND GATES |
|
| SN74ALS10AD | TI |
完全替代 |
TRIPLE 3-INPUT POSITIVE-NAND GATES |
|
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| SN74ALS10ANSR | TI |
获取价格 |
TRIPLE 3-INPUT POSITIVE-NAND GATES |
|
| SN74ALS10ANSRE4 | TI |
获取价格 |
TRIPLE 3-INPUT POSITIVE-NAND GATES |
|
| SN74ALS10ANSRG4 | TI |
获取价格 |
TRIPLE 3-INPUT POSITIVE-NAND GATES |
|
| SN74ALS10FN | TI |
获取价格 |
IC,LOGIC GATE,3 3-INPUT NAND,ALS-TTL,LDCC,20PIN,PLASTIC |
|
| SN74ALS10N3 | TI |
获取价格 |
IC,LOGIC GATE,3 3-INPUT NAND,ALS-TTL,DIP,14PIN,PLASTIC |
|
| SN74ALS10NP3 | TI |
获取价格 |
IC,LOGIC GATE,3 3-INPUT NAND,ALS-TTL,DIP,14PIN,PLASTIC |
|
| SN74ALS112A | TI |
获取价格 |
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET |
|
| SN74ALS112AD | TI |
获取价格 |
DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET |
|
| SN74ALS112ADE4 | TI |
获取价格 |
ALS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16, GREE |
|
| SN74ALS112ADR | TI |
获取价格 |
Dual J-K Negative-Edge-Triggered Flip-Flops With Clear and Preset 16-SOIC 0 to 70 |
|
解析光耦仿真器：升级光耦合器技术的必要性
英伟达新一代Blackwell GPU过热问题致交付延迟
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
替代型号
如果您发现信息不准确，
