5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 总线驱动器/收发器> SN54LVTH374J
SN54LVTH374J PDF预览

SN54LVTH374J

更新时间： 2024-11-05 23:03:07
品牌 Logo 应用领域
德州仪器 - TI 触发器输出元件
页数 文件大小 规格书
16页 465K
描述
3.3-V ABT OCTAL EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

SN54LVTH374J 技术参数

生命周期：Obsolete包装说明：DIP,
Reach Compliance Code：unknown风险等级：5.53
系列：LVTJESD-30 代码：R-GDIP-T20
长度：24.195 mm负载电容（CL）：50 pF
逻辑集成电路类型：BUS DRIVER位数：8
功能数量：1端口数量：2
端子数量：20最高工作温度：125 °C
最低工作温度：-55 °C输出特性：3-STATE
输出极性：TRUE封装主体材料：CERAMIC, GLASS-SEALED
封装代码：DIP封装形状：RECTANGULAR
封装形式：IN-LINE最大电源电流（ICC）：5 mA
传播延迟（tpd）：4.6 ns认证状态：Not Qualified
座面最大高度：5.08 mm最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：2.7 V标称供电电压 (Vsup)：3.3 V
表面贴装：NO技术：BICMOS
温度等级：MILITARY端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
宽度：7.62 mmBase Number Matches：1

SN54LVTH374J 数据手册

 浏览型号SN54LVTH374J的Datasheet PDF文件第2页浏览型号SN54LVTH374J的Datasheet PDF文件第3页浏览型号SN54LVTH374J的Datasheet PDF文件第4页浏览型号SN54LVTH374J的Datasheet PDF文件第5页浏览型号SN54LVTH374J的Datasheet PDF文件第6页浏览型号SN54LVTH374J的Datasheet PDF文件第7页 
ꢀ
ꢁ
ꢂ
ꢃ
ꢄ
ꢅ
ꢆ
ꢇ
ꢈ
ꢉ
ꢃ
ꢊ
ꢀ
ꢁ
ꢉ
ꢃ
ꢈ ꢋꢈ ꢌꢅ ꢍꢎꢆ ꢏ ꢐꢆꢍꢄ ꢑꢒ ꢓꢑ ꢌꢆꢔ ꢕꢓ ꢓꢑ ꢔꢑꢒ ꢒꢌꢆ ꢖꢗ ꢑ ꢘ ꢄꢕ ꢗ ꢌꢘ ꢄꢏ ꢗ  
ꢄ
ꢅ
ꢆ
ꢇ
ꢈ
ꢉ
ꢃ
ꢀ
ꢀ
ꢙ
ꢕ
ꢆ
ꢇ
ꢈ
ꢌ
ꢀ
ꢆ
ꢍ
ꢆ
ꢑ
ꢏ
ꢚ
ꢆ
ꢗ
ꢚ
ꢆ
SCBS683H − MARCH 1997 − REVISED OCTOBER 2003  
SN54LVTH374 . . . J OR W PACKAGE  
SN74LVTH374 . . . DB, DW, NS, OR PW PACKAGE  
(TOP VIEW)  
D
Support Mixed-Mode Signal Operation  
(5-V Input and Output Voltages With  
3.3-V V  
)
CC  
D
D
D
D
Typical V  
<0.8 V at V  
(Output Ground Bounce)  
1
2
3
4
5
6
7
8
9
10  
20  
19  
18  
17  
16  
15  
14  
13  
12  
11  
OLP  
CC  
OE  
1Q  
1D  
2D  
2Q  
3Q  
3D  
4D  
4Q  
V
CC  
= 3.3 V, T = 25°C  
A
8Q  
8D  
7D  
7Q  
6Q  
6D  
5D  
5Q  
CLK  
Support Unregulated Battery Operation  
Down to 2.7 V  
I
and Power-Up 3-State Support Hot  
off  
Insertion  
Bus Hold on Data Inputs Eliminates the  
Need for External Pullup/Pulldown  
Resistors  
GND  
D
D
Latch-Up Performance Exceeds 500 mA Per  
JESD 17  
SN54LVTH374 . . . FK PACKAGE  
(TOP VIEW)  
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
description/ordering information  
3
2
1 20 19  
18  
2D  
2Q  
3Q  
3D  
4D  
8D  
7D  
7Q  
6Q  
4
5
6
7
8
These octal flip-flops are designed specifically for  
17  
16  
15  
low-voltage (3.3-V) V  
operation, but with the  
CC  
capability to provide a TTL interface to a  
5-V system environment.  
14 6D  
9 10 11 12 13  
The eight flip-flops of the ’LVTH374 devices are  
edge-triggered D-type flip-flops. On the positive  
transition of the clock (CLK) input, the Q outputs  
are set to the logic levels set up at the data (D)  
inputs.  
ORDERING INFORMATION  
ORDERABLE  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
PART NUMBER  
SN74LVTH374DW  
SN74LVTH374DWR  
SN74LVTH374NSR  
SN74LVTH374DBR  
SN74LVTH374PW  
SN74LVTH374PWR  
SNJ54LVTH374J  
Tube  
SOIC − DW  
LVTH374  
Tape and reel  
Tape and reel  
Tape and reel  
Tube  
SOP − NS  
LVTH374  
LXH374  
−40°C to 85°C  
SSOP − DB  
TSSOP − PW  
LXH374  
Tape and reel  
Tube  
CDIP − J  
CFP − W  
LCCC - FK  
SNJ54LVTH374J  
SNJ54LVTH374W  
SNJ54LVTH374FK  
−55°C to 125°C  
Tube  
SNJ54LVTH374W  
SNJ54LVTH374FK  
Tube  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
ꢗ
ꢗ
ꢔ
ꢏ
ꢟ
ꢒ
ꢠ
ꢧ
ꢚ
ꢐ
ꢣ
ꢆ
ꢡ
ꢬ
ꢕ
ꢞ
ꢏ
ꢛ
ꢝ
ꢁ
ꢯ
ꢒ
ꢍ
ꢆ
ꢍ
ꢦ
ꢛ
ꢪ
ꢠ
ꢯ
ꢞ
ꢡ
ꢡ
ꢝ
ꢤ
ꢧ
ꢧ
ꢛ
ꢢ
ꢢ
ꢦ
ꢦ
ꢜ
ꢞ
ꢞ
ꢝ
ꢛ
ꢛ
ꢞ
ꢦ
ꢣ
ꢣ
ꢜ
ꢣ
ꢡ
ꢠ
ꢢ
ꢭ
ꢝ
ꢫ
ꢝ
ꢪ
ꢪ
ꢛ
ꢢ
ꢧ
ꢤ
ꢣ
ꢣ
ꢣ
ꢛ
ꢞ
ꢯ
ꢜ
ꢠ
ꢰ
ꢣ
ꢣ
ꢥ
ꢦ
ꢡ
ꢧ
ꢣ
ꢢ
ꢦ
ꢢ
ꢮ
ꢞ
ꢝ
ꢛ
ꢠ
ꢟ
ꢧ
ꢛ
ꢟ
ꢢ
ꢢ
ꢪ
ꢣ
ꢪ
ꢋ
Copyright 2003, Texas Instruments Incorporated  
ꢏ ꢛ ꢜ ꢝ ꢞꢟ ꢠꢡ ꢢꢣ ꢡꢞ ꢤꢜ ꢥꢦ ꢧꢛ ꢢ ꢢꢞ ꢨꢕ ꢄꢌ ꢗꢔ ꢘ ꢌꢈꢩꢂ ꢈꢂꢊ ꢧꢥꢥ ꢜꢧ ꢝ ꢧ ꢤꢪ ꢢꢪꢝ ꢣ ꢧ ꢝ ꢪ ꢢꢪ ꢣꢢꢪ ꢟ  
ꢝ
ꢞ
ꢡ
ꢢ
ꢞ
ꢝ
ꢤ
ꢢ
ꢞ
ꢣ
ꢜ
ꢦ
ꢯ
ꢦ
ꢡ
ꢪ
ꢝ
ꢢ
ꢪ
ꢝ
ꢞ
ꢯ
ꢆ
ꢪ
ꢱ
ꢧ
ꢕ
ꢛ
ꢤ
ꢪ
ꢣ
ꢢ
ꢧ
ꢛ
ꢟ
ꢝ
ꢟ
ꢧ
ꢢ ꢪ ꢣ ꢢꢦ ꢛꢭ ꢞꢯ ꢧ ꢥꢥ ꢜꢧ ꢝ ꢧ ꢤ ꢪ ꢢ ꢪ ꢝ ꢣ ꢋ  
ꢝ
ꢧ
ꢛ
ꢢ
ꢮ
ꢋ
ꢗ
ꢝ
ꢞ
ꢟ
ꢢ
ꢦ
ꢞ
ꢡ
ꢪ
ꢣ
ꢦ
ꢛ
ꢟ
ꢞ
ꢪ
ꢞ
ꢢ
ꢛ
ꢪ
ꢡ
ꢪ
ꢣ
ꢧ
ꢝ
ꢦ
ꢥ
ꢦ
ꢛ
ꢡ
ꢥ
ꢠ
ꢠ ꢛꢥ ꢪꢣꢣ ꢞ ꢢꢫꢪ ꢝ ꢬꢦ ꢣꢪ ꢛ ꢞꢢꢪ ꢟꢋ ꢏ ꢛ ꢧꢥ ꢥ ꢞ ꢢꢫꢪ ꢝ ꢜꢝ ꢞ ꢟꢠꢡ ꢢꢣ ꢊ ꢜꢝ ꢞ ꢟꢠꢡ ꢢꢦꢞ ꢛ  
ꢢ
ꢜ
ꢝ
ꢞ
ꢡ
ꢪ
ꢣ
ꢣ
ꢦ
ꢛ
ꢭ
ꢟ
ꢞ
ꢪ
ꢣ
ꢛ
ꢞ
ꢢ
ꢛ
ꢪ
ꢡ
ꢪ
ꢣ
ꢣ
ꢧ
ꢝ
ꢦ
ꢥ
ꢮ
ꢦ
ꢛ
ꢡ
ꢥ
ꢠ
ꢟ
ꢪ
ꢢ
ꢪ
ꢣ
ꢦ
ꢛ
ꢭ
ꢞ
ꢯ
ꢧ
ꢥ
ꢥ
ꢜ
ꢧ
ꢝ
ꢧ
ꢤ
ꢪ
ꢢ
ꢪ
ꢝ
ꢣ
ꢋ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...16

中文翻译

下载PDF

SN54LVTH374J 替代型号

型号 品牌 替代类型 描述 数据表
5962-9951001QRA TI

功能相似

 3.3-V ABT OCTAL EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH 3-STATE OUTPUTS
SNJ54LVTH374J TI

功能相似

 3.3 V ABT OCTAL EDGE TRIGGERED D TYPE FLIP FLOPS WITH 3 STATE OUTPUTS

与SN54LVTH374J相关器件

型号 品牌 获取价格 描述 数据表
SN54LVTH374W TI

获取价格

 		3.3-V ABT OCTAL EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH 3-STATE OUTPUTS
SN54LVTH374WR TI

获取价格

 		LVT SERIES, 8-BIT DRIVER, TRUE OUTPUT, CDFP20, CERAMIC, FP-20
SN54LVTH540 TI

获取价格

 		3.3-V ABT OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN54LVTH540FK TI

获取价格

 		3.3-V ABT OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN54LVTH540J TI

获取价格

 		3.3-V ABT OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN54LVTH540W TI

获取价格

 		3.3-V ABT OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN54LVTH541 TI

获取价格

 		3.3-V ABT OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN54LVTH541_08 TI

获取价格

 		3.3-V ABT OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN54LVTH541FK TI

获取价格

 		3.3-V ABT OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS
SN54LVTH541J TI

获取价格

 		3.3-V ABT OCTAL BUFFERS/DRIVERS WITH 3-STATE OUTPUTS

与SN54LVTH374J相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证