5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 栅极> SN54LV02AFK
SN54LV02AFK PDF预览

SN54LV02AFK

更新时间： 2024-10-31 22:59:15
品牌 Logo 应用领域
德州仪器 - TI 栅极逻辑集成电路输入元件
页数 文件大小 规格书
14页 409K
描述
QUADRUPLE 2-INPUT POSITIVE-NOR GATES

阅读下载

中文翻译

获取价格

SN54LV02AFK 技术参数

生命周期：Obsolete零件包装代码：QLCC
包装说明：QCCN,针数：20
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.84Is Samacsys：N
系列：LV/LV-A/LVX/HJESD-30 代码：S-CQCC-N20
长度：8.89 mm逻辑集成电路类型：NOR GATE
功能数量：4输入次数：2
端子数量：20最高工作温度：125 °C
最低工作温度：-55 °C封装主体材料：CERAMIC, METAL-SEALED COFIRED
封装代码：QCCN封装形状：SQUARE
封装形式：CHIP CARRIER传播延迟（tpd）：19 ns
认证状态：Not Qualified座面最大高度：2.03 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：MILITARY
端子形式：NO LEAD端子节距：1.27 mm
端子位置：QUAD宽度：8.89 mm
Base Number Matches：1

SN54LV02AFK 数据手册

 浏览型号SN54LV02AFK的Datasheet PDF文件第2页浏览型号SN54LV02AFK的Datasheet PDF文件第3页浏览型号SN54LV02AFK的Datasheet PDF文件第4页浏览型号SN54LV02AFK的Datasheet PDF文件第5页浏览型号SN54LV02AFK的Datasheet PDF文件第6页浏览型号SN54LV02AFK的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢅꢆ ꢇ ꢈꢉ ꢀꢁ ꢊꢃ ꢄꢅ ꢆꢇ ꢈ  
ꢅ
ꢋ
ꢌ
ꢈ
ꢍ
ꢎ
ꢌ
ꢏ
ꢄ
ꢐ
ꢇ
ꢑ
ꢒ
ꢁ
ꢏ
ꢌ
ꢓ
ꢏ
ꢔ
ꢀ
ꢒ
ꢓ
ꢒ
ꢐ
ꢑ
ꢁ
ꢔ
ꢎ
ꢕ
ꢈ
ꢓ
ꢐ
ꢀ
SCLS390J − APRIL 1998 − REVISED APRIL 2005  
D
D
D
D
D
2-V to 5.5-V V  
Operation  
D
D
D
I
Supports Partial-Power-Down Mode  
CC  
off  
Operation  
Max t of 6.5 ns at 5 V  
pd  
Latch-Up Performance Exceeds 250 mA Per  
JESD 17  
Typical V  
<0.8 V at V  
(Output Ground Bounce)  
OLP  
CC  
= 3.3 V, T = 25°C  
A
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
Typical V  
>2.3 V at V  
(Output V  
Undershoot)  
OHV  
CC  
OH  
= 3.3 V, T = 25°C  
A
Support Mixed-Mode Voltage Operation on  
All Ports  
− 1000-V Charged-Device Model (C101)  
SN54LV02A . . . J OR W PACKAGE  
SN74LV02A . . . D, DB, DGV, NS,  
OR PW PACKAGE  
SN74LV02A . . . RGY PACKAGE  
(TOP VIEW)  
SN54LV02A . . . FK PACKAGE  
(TOP VIEW)  
(TOP VIEW)  
3
2
1
20 19  
18  
1
14  
1Y  
1A  
V
CC  
1
2
3
4
5
6
7
14  
13  
12  
11  
4B  
NC  
4A  
1B  
NC  
2Y  
4
5
6
7
8
1A  
1B  
2Y  
2A  
2B  
13 4Y  
12 4B  
2
3
4
5
6
4Y  
4B  
4A  
17  
16  
1B  
11  
10  
9
4A  
3Y  
3B  
2Y  
15 NC  
NC  
2A  
2A  
10 3Y  
14  
9 10 11 12 13  
3Y  
9
8
2B  
3B  
3A  
7
8
GND  
NC − No internal connection  
description/ordering information  
The ’LV02A devices are quadruple 2-input positive-NOR gates designed for 2-V to 5.5-V V  
operation.  
CC  
The ’LV02A devices perform the Boolean function Y = A + B or Y = A • B in positive logic.  
These devices are fully specified for partial-power-down applications using I . The I circuitry disables the  
off  
off  
outputs, preventing damaging current backflow through the devices when they are powered down.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
QFN − RGY  
SOIC − D  
Reel of 1000  
Tube of 50  
SN74LV02ARGYR  
SN74LV02AD  
LV02A  
LV02A  
Reel of 2500  
Reel of 2000  
Reel of 2000  
Tube of 90  
SN74LV02ADR  
SN74LV02ANSR  
SN74LV02ADBR  
SN74LV02APW  
SN74LV02APWR  
SN74LV02APWT  
SN74LV02ADGVR  
SNJ54LV02AJ  
SOP − NS  
74LV02A  
LV02A  
SSOP − DB  
−40°C to 85°C  
Reel of 2000  
Reel of 250  
Reel of 2000  
Tube of 25  
TSSOP − PW  
LV02A  
TVSOP − DGV  
CDIP − J  
LV02A  
SNJ54LV02AJ  
SNJ54LV102AW  
SNJ54LV02AFK  
−55°C to 125°C  
CFP − W  
Tube of 150  
Tube of 55  
SNJ54LV02AW  
SNJ54LV02AFK  
LCCC − FK  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2005, Texas Instruments Incorporated  
ꢌ ꢁ ꢄꢐꢀꢀ ꢔ ꢓꢖ ꢐꢎꢗ ꢒꢀ ꢐ ꢁ ꢔꢓꢐꢍ ꢘꢙ ꢚꢛ ꢜꢝꢞ ꢟꢠꢡ ꢢꢘ ꢞꢝ ꢢꢘꢣ ꢚꢢꢛ ꢏꢎ ꢔ ꢍ ꢌ ꢤꢓ ꢒꢔ ꢁ  
ꢘ
ꢍ
ꢈ
ꢓ
ꢈ
ꢚ
ꢢ
ꢥ
ꢝ
ꢦ
ꢠ
ꢣ
ꢘ
ꢚ
ꢝ
ꢢ
ꢞ
ꢟ
ꢦ
ꢦ
ꢡ
ꢢ
ꢘ
ꢣ
ꢛ
ꢝ
ꢥ
ꢧ
ꢟ
ꢨ
ꢩ
ꢚ
ꢞ
ꢣ
ꢘ
ꢚ
ꢝ
ꢢ
ꢜ
ꢣ
ꢡ
ꢪ
ꢏ
ꢦ
ꢝ
ꢜ
ꢟ
ꢞ
ꢘ
ꢛ
ꢞ
ꢝ
ꢢ
ꢥ
ꢝ
ꢦ
ꢠ
ꢘ
ꢝ
ꢛ
ꢧ
ꢡ
ꢞ
ꢚ
ꢥ
ꢚ
ꢞ
ꢣ
ꢘ
ꢚ
ꢝ
ꢢ
ꢛ
ꢧ
ꢡ
ꢦ
ꢘ
ꢙ
ꢡ
ꢘ
ꢡ
ꢦ
ꢠ
ꢛ
ꢝ
ꢥ
ꢓ
ꢡ
ꢫ
ꢣ
ꢛ
ꢒ
ꢢ
ꢛ
ꢘ
ꢦ
ꢟ
ꢠ
ꢡ
ꢢ
ꢘ
ꢛ
ꢛ
ꢘ
ꢣ
ꢢ
ꢜ
ꢣ
ꢦ
ꢜ
ꢬ
ꢣ
ꢦ
ꢦ
ꢣ
ꢢ
ꢘ
ꢭ
ꢪ
ꢏ
ꢦ
ꢝ
ꢜ
ꢟ
ꢞ
ꢘ
ꢚ
ꢝ
ꢢ
ꢧꢣ ꢦ ꢣ ꢠ ꢡ ꢘ ꢡ ꢦ ꢛ ꢪ  
ꢧ
ꢦ
ꢝ
ꢞ
ꢡ
ꢛ
ꢛ
ꢚ
ꢢ
ꢮ
ꢜ
ꢝ
ꢡ
ꢛ
ꢢ
ꢝ
ꢘ
ꢢ
ꢡ
ꢞ
ꢡ
ꢛ
ꢛ
ꢣ
ꢦ
ꢚ
ꢩ
ꢭ
ꢚ
ꢢ
ꢞ
ꢩ
ꢟ
ꢜ
ꢡ
ꢘ
ꢡ
ꢛ
ꢘ
ꢚ
ꢢ
ꢮ
ꢝ
ꢥ
ꢣ
ꢩ
ꢩ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...14

中文翻译

下载PDF

与SN54LV02AFK相关器件

型号 品牌 获取价格 描述 数据表
SN54LV02AJ TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-NOR GATES
SN54LV02AW TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-NOR GATES
SN54LV04 TI

获取价格

 		EPIC (Enhanced-Performance Implanted CMOS) 2- Process
SN54LV04A TI

获取价格

 		HEX INVERTERS
SN54LV04A_07 TI

获取价格

 		HEX INVERTERS
SN54LV04A_09 TI

获取价格

 		HEX INVERTERS
SN54LV04AFK TI

获取价格

 		HEX INVERTERS
SN54LV04AJ TI

获取价格

 		HEX INVERTERS
SN54LV04AW TI

获取价格

 		HEX INVERTERS
SN54LV04J TI

获取价格

 		LV/LV-A/LVX/H SERIES, HEX 1-INPUT INVERT GATE, CDIP14, 0.300 INCH, CERAMIC, DIP-14

与SN54LV02AFK相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证