SN54LS273FK

更新时间： 2024-09-07 23:03:03

品牌	Logo	应用领域
德州仪器 - TI		触发器
页数	文件大小	规格书
6页	98K
描述
OCTAL D-TYPE FLIP-FLOP WITH CLEAR

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SN54LS273FK 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	QFN	包装说明：	QCCN, LCC20,.35SQ
针数：	20	Reach Compliance Code：	not_compliant
HTS代码：	8542.39.00.01	风险等级：	5.65
系列：	LS	JESD-30 代码：	S-CQCC-N20
长度：	8.89 mm	负载电容（CL）：	15 pF
逻辑集成电路类型：	D FLIP-FLOP	位数：	8
功能数量：	1	端子数量：	20
最高工作温度：	125 °C	最低工作温度：	-55 °C
输出极性：	TRUE	封装主体材料：	CERAMIC, METAL-SEALED COFIRED
封装代码：	QCCN	封装等效代码：	LCC20,.35SQ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
最大电源电流（ICC）：	27 mA	传播延迟（tpd）：	27 ns
认证状态：	Not Qualified	座面最大高度：	2.03 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	TTL
温度等级：	MILITARY	端子形式：	NO LEAD
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	POSITIVE EDGE
宽度：	8.89 mm	最小 fmax：	30 MHz
Base Number Matches：	1

SN54LS273FK 数据手册

SN54273, SN54LS273, SN74273, SN74LS273

OCTAL D-TYPE FLIP-FLOP WITH CLEAR

SDLS090 – OCTOBER 1976 – REVISED MARCH 1988

SN54273, SN74LS273 . . . J OR W PACKAGE

SN74273 . . . N PACKAGE

• Contains Eight Flip-Flops With Single-Rail

Outputs

SN74LS273 . . . DW OR N PACKAGE

(TOP VIEW)

• Buffered Clock and Direct Clear Inputs

• Individual Data Input to Each Flip-Flop

• Applications Include:

Buffer/Storage Registers

Shift Registers

CLR

Pattern Generators

16 7Q

15 6Q

description

CLK

These monolithic, positive-edge-triggered flip-

flops utilize TTL circuitry to implement D-type

flip-flop logic with a direct clear input.

GND

Information at the D inputs meeting the setup time

requirements is transferred to the Q outputs on the

positive-going edge of the clock pulse. Clock

triggering occurs at a particular voltage level and

is not directly related to the transition time of the

positive-going pulse. When the clock input is at

either the high or low level, the D input signal has

no effect ar the output.

SN54LS273 . . . FK PACKAGE

(TOP VIEW)

20 19

These flip-flops are guaranteed to respond to

clock frequencies ranging form 0 to 30 megahertz

while maximum clock frequency is typically 40

megahertz. Typical power dissipation is 39

milliwatts per flip-flop for the ′273 and 10 milliwatts

for the ′LS273.

9 10 11 12 13

†

FUNCTION TABLE

(each flip-flop)

logic symbol

INPUTS

CLR

OUTPUT

CLEAR CLOCK

CLK

↑

†

This symbol is in accordance with ANSI/IEEE Std.

91-1984 and IEC Publication 617-12.

Pin numbers shown are for the DW, J, N, and W packages.

PRODUCTION DATA information is current as of publication date.

Products conform to specifications per the terms of Texas Instruments

standard warranty. Production processing does not necessarily include

testing of all parameters.

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

12 3 4 5 6

中文翻译

下载PDF

与SN54LS273FK相关器件

型号	品牌	获取价格	描述	数据表
SN54LS273J	MOTOROLA	获取价格	OCTAL D FLIP-FLOP WITH CLEAR
SN54LS273J	TI	获取价格	具有清零端的八路 D 型触发器 \| J \| 20 \| -55 to 125
SN54LS273JD	MOTOROLA	获取价格	LS SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, CDIP20, CERAMIC, DIP-20
SN54LS273-SP	TI	获取价格	OCTAL D-TYPE FLIP-FLOP WITH CLEAR
SN54LS275	TI	获取价格	4 BIT BY 4 BIT BINARY MULTIPLER WITH 3-STATE OUTPUTS
SN54LS275J	TI	获取价格	IC,BINARY ADDER,LS-TTL,DIP,16PIN,CERAMIC
SN54LS275J-00	TI	获取价格	SPECIALTY LOGIC CIRCUIT, CDIP16
SN54LS279	MOTOROLA	获取价格	QUAD SET-RESET LATCH
SN54LS279A	TI	获取价格	QUADRUPLE S-R LATCHES
SN54LS279AFK	TI	获取价格	QUADRUPLE S-R LATCHES

与SN54LS273FK相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

56
AIC1781A 电池充电控制器深度解析
2024-09-03

48
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

81
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

92

产品中心

服务支持

精选活动

关于我们

帮助中心

SN54LS273FK

SN54LS273FK 技术参数

SN54LS273FK 数据手册

与SN54LS273FK相关器件

与SN54LS273FK相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SN54LS273FK

SN54LS273FK 技术参数

SN54LS273FK 数据手册

与SN54LS273FK相关器件

与SN54LS273FK相关文章

您还可以找

您在本页遇到什么问题？